[发明专利]RISC微处理器指令译码电路

权利要求书

1.一种RISC微处理器指令译码电路，采用两级流水线结构，第一级流水线计算下一个时钟周期应该读取多少字节的指令，并把这一数字通知取指单元；第二级流水线对暂存的指令进行译码，并向执行单元传达命令；

其特征在于，包括：

指令比较器，比较指令代码字段和目标指令代码，如果相等则输出1；

指令缓存器，包括一个64位指令寄存器和一个7位指令长度寄存器；64位指令寄存器用于暂存当前等待译码的指令；7位指令长度寄存器用于记载当前64位指令寄存器中包含的指令比特数；

操作数选择器，根据64位指令寄存器中的指令代码字段和I比特字段，选择64位指令寄存器中的指令操作数字段，将立即数输出给取指单元，将立即数和操作数输出给执行单元；

指令计数器，从指令数据总线获得输入指令并计算输入指令开头4个比特中1的个数，加上I比特要求的后继字节数即为当前指令的总字节数，并输出给指令移位器；根据当前正在译码的指令长度和从指令数据总线获得的输入指令计算出下一个时钟周期需要读取的指令字节数，并输出给取指流水线；

指令移位器，将指令计数器输出的当前指令的总字节数作为输入参数，并根据7位指令长度寄存器的内容，对64位指令寄存器内的输入的指令数据进行左移移位操作，移位后的数据与64位指令寄存器内的输入的指令数据进行合并；合并后的指令数据又存入64位指令寄存器中；

其中，I比特表示意义如下：

1)对算术指令，I＝1时，RegC为4位立即数；

2)对直接跳转指令，I＝1时，RegA，RegB和RegC组成12位立即数；

3)对间接跳转指令，I＝1时，RegB和RegC组成8位立即数；

4)对直接读写指令，I＝1时，RegB和RegC组成8位立即数；

5)对间接读写指令，I＝1时，RegC为4位立即数；

RegA，RegB和RegC为寄存器。

2.如权利要求1所述的RISC微处理器指令译码电路，其特征在于：所述指令比较器用于比较T比特字段和E比特字段；其中，

T比特代表数据类型：

1)对于算术指令，T＝0时为整数操作，T＝1时为64比特长整数操作，T＝2时为单精度浮点数操作，T＝3时为双精度浮点数操作；

2)对于读写指令，T＝0时为8比特字节操作，T＝1时为16比特双字节操作，T＝2时为32位字操作，T＝3时为64比特双字操作；

3)对跳转指令没有意义；

E比特为扩展指令比特，E＝1表示扩展指令。

3.如权利要求2所述的RISC微处理器指令译码电路，其特征在于：从指令T比特和E比特译码得出的信号将直接用来选择运算单元，其中ALU和乘除法控制信号被32位定点运算单元，64位定点运算单元，单精度浮点运算单元，双精度浮点运算单元和DSP扩展运算单元共享。

4.如权利要求1所述的RISC微处理器指令译码电路，其特征在于：所述64位指令寄存器和7位指令长度寄存器均为时序电路，由时钟信号触发。