[发明专利]双镶嵌结构的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种双镶嵌结构的制造方法。

背景技术

双镶嵌(dual-damascene)工艺是在半导体器件尺寸日益减小，后段互连工艺使用金属铜的情况下发展起来的，所述双镶嵌工艺预先在介质层中形成沟槽(trench)和通孔(via)，然后用导电材料例如铜填充所述沟槽和通孔。所述双镶嵌工艺的技术重点在于形成沟槽和通孔，目前存在两种方法制作双镶嵌结构的沟槽和通孔，第一种方法是先在介质层的上部定义出沟槽，然后利用另一光阻层定义出通孔，该方法由于沟槽的密度相当高，使得用于定义通孔的光阻层的表面不平整，严重影响了曝光显影工艺的分辨率；另一种方法是先在介质层中定义出完全穿透介质层的通孔，然后利用另一光阻层定义出沟槽。

详细的，请参考图1A至图1H，其为现有的双镶嵌结构的制造方法的各步骤相应结构的剖面示意图，该双镶嵌结构的制造方法是先形成通孔后形成沟槽。

参考图1A，首先提供半导体衬底100，所述半导体衬底100中形成有金属布线。为简化，此处以空白结构代替。

参考图1B，在半导体衬底100上依次形成阻挡层110和介质层120。其中，阻挡层110的作用是阻止所述金属布线中的金属向介质层120中扩散，且所述阻挡层110还可防止在后续刻蚀过程中，半导体衬底100中的金属布线被刻蚀。所述介质层120包括金属间介质层121以及形成于金属间介质层121上的保护层122，所述金属间介质层121选用低介电常数材料，以减小其寄生电容与金属铜电阻的电阻电容(RC)延迟，所述金属间介质层121优选为应用材料公司的商标为黑钻石的碳氧化硅。

参考图1C，刻蚀所述介质层120形成通孔120a，所述通孔120a暴露所述阻挡层110表面。

参考图1D，在所述通孔120a内以及介质层120上形成填充层130，所述填充层130填满所述通孔120a。

参考图1E，刻蚀部分填充层130和部分介质层120形成沟槽120b，所述沟槽120b的位置与通孔120a的位置对应，所述沟槽120b的深度小于通孔120a的深度，所述沟槽120b的截面宽度大于通孔120a的截面宽度。

参考图1F，刻蚀所述通孔120a内剩余的填充层，同时所述介质层120上的填充层也被完全刻蚀掉。

参考图1G，刻蚀通孔120a内的阻挡层110，直至暴露半导体衬底100。一般的，利用等离子刻蚀工艺刻蚀通孔120a内的阻挡层110，所述等离子刻蚀工艺所使用的刻蚀气体通常包括四氟化碳。在实际生产中发现，在刻蚀阻挡层110的过程中，所使用刻蚀气体极易与低介电常数材料发生反应，从而导致在通孔120a的侧壁上生成难溶的高分子聚合物111。

参考图1H，在通孔120a和沟槽120b内形成金属层140，以形成双镶嵌结构，所述金属层140的材质优选为铜。

根据上述分析可知，在刻蚀阻挡层110的过程中，在通孔120a的侧壁上易生成难溶的高分子聚合物111，即使在刻蚀阻挡层110的步骤后，采用稀释的氢氟酸溶液清洗半导体衬底100，仍然无法有效去除所述高分子聚合物111，这将阻碍金属层140的填充，导致形成不规则形状的金属层；并且，由于所述高分子聚合物111的存在，还会造成电流在多层互连线之间流动障碍，而易形成电子迁移空洞，进而影响半导体器件的可靠性。

发明内容

本发明提供一种双镶嵌结构的制造方法，以解决现有的制造方法在刻蚀阻挡层的过程中，在通孔侧壁上易生成难溶的高分子聚合物，从而影响半导体器件的可靠性的问题。

为解决上述技术问题，本发明提供一种双镶嵌结构的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成阻挡层和介质层；刻蚀所述介质层形成通孔，所述通孔暴露所述阻挡层表面；在所述通孔侧壁形成通孔侧墙；在所述通孔内以及所述介质层上形成填充层，所述填充层填满所述通孔；刻蚀部分填充层和部分介质层形成沟槽，沟槽的位置与通孔的位置对应；刻蚀剩余的填充层和通孔内的阻挡层，直至暴露所述半导体衬底；去除所述通孔侧墙；在所述通孔和所述沟槽内形成金属层，以形成双镶嵌结构。

可选的，在所述双镶嵌结构的制造方法中，所述通孔侧墙的材质是二氧化硅，所述通孔侧墙的厚度为

可选的，在所述双镶嵌结构的制造方法中，所述通孔侧墙是利用氧气等离子体刻蚀工艺形成的，所述氧气等离子体刻蚀工艺所使用的刻蚀气体包括惰性气体以及氧气，所述惰性气体与氧气的流量比大于50∶1，所述氧气的流量为2～10sccm，所述惰性气体为氦气或氩气。