[发明专利]电压控制振荡器、分频器以及其中电路结构

说明书

技术领域

本发明涉及电压控制振荡器(voltage controlled oscillator，VCO)以及分频器(frequency divider)，尤其涉及多相位电压控制振荡器(multi-phase VCO)、分频器。

背景技术

电压控制振荡器(或称VCO)为一种电子振荡器，所提供的振荡频率由一电压输入(voltage input)控制。振荡频率会随着所施加的直流(DC)电位变化，期间，调变信号(modulation signal)可能也会馈入VCO，产生频率或相位调整。

分频器为一种电子装置，接收具有一输入频率的一输入信号，且产生具有一输出频率的一输出信号。该输出频率为该输入频率除以整数n的值。

多输出相位的电压控制振荡器多用于建构有线及无线通信系统的重要工作方块。分频器多用于频率合成器(frequency synthesizer)与信号产生器之类的装置。

图1图解传统电压控制振荡器的一种实施电路。VCO 10包括交错耦合(cross-coupled)的一对N型金属氧化物半导体晶体管(NMOSs)M1与M2，用于放大信号。元件T1与T2为两段传输线，使输出信号(Vo-与Vo+)间存有一半波长(λ/2)的延迟。VCO 10还包括两个可变电容(varactors)C1与C2，其电容值由施加于其上的调适电位Vtune调整。在低频振荡的应用中，元件T1与T2可由电感取代。此电路结构相当单纯，且可实现效果佳的高频振荡器。然而，VCO 10无法提供多于两个相位的振荡信号，且前述电路结构无法用来产生奇数相位总量的振荡信号。

图2为图1电路的简易变形，可用于提供分频系数为2的分频器。与图1的VCO 10相较，分频器20不需要可变电容C1与C2，且晶体管M1与M2的源极端共同经由一放电晶体管(NMOS，M3)接地。输入信号Vin驱动该放电晶体管M3的栅极端点。随着传输线段T1与T2的设计，输出信号Vo+与Vo-可以输入频率的一半值振荡。此类分频器称为“注入锁定分频器”(injection locked frequency divider)。然而，与VCO 10的限制相同，分频器20无法提供多于两个相位的振荡信号。

在多相位VCO的发展过程中，可发现多相位VCO的设计与制造相当困难，其特殊的设计需求使得设计限制更为严苛，且很难轻易变形为其他相位数量的设计。设计一个简易、高效能、且可提供任意数量相位的VCO结构是相当有难度的。同样的门槛也存在于分频器设计上。

发明内容

为了解决现有技术的问题，根据本说明书所述的一或多个实施方式，n相位电压控制振荡器(n-phase VCO)或注入锁定分频器应用中所采用的电路结构包括一环状传输线(transmission line ring)结构，其中具有n条传输延迟线段(transmission line delay segment)，彼此环状连接，连接点数量有n个，且n为大于或等于3的整数。每一条传输延迟线段提供1/n波长的信号延迟(wavelength signal delay)于所连接的两个连接点之间。上述环状传输线结构还耦接一第一电源端点。每一连接点有相对的一晶体管耦接其上。每一晶体管以其一第一源极/漏极端点耦接所对应的连接点，以一第二源极/漏极端点耦接一第二电源端点，且具有一栅极耦接与第一源极/漏极端点的信号具有1/2波长相位差的信号。

本发明还提供了一种n相位电压控制振荡器，其中，n为大于或等于3的整数，包括：一环状传输线结构，包括以n个连接点呈环状连接的n条传输延迟线段，上述传输延迟线段各自于所相邻的两连接点间提供1/n波长的信号延迟，且该环状传输线结构耦接一第一电源端点；上述连接点各自有对应的晶体管，每一晶体管具有一第一源极/漏极端点耦接对应的连接点、一第二源极/漏极端点耦接一第二电源端点、以及一栅极端点，其中各晶体管的栅极端点与第一源极/漏极端点所耦接的信号具有一半波长的相位差；以及上述各连接点耦接有一可变容器以接收一调适电位，且所述连接点所提供的信号为一振荡信号的不同相位延迟结果。