[发明专利]半导体元件封装及其制作方法

说明书

技术领域

本发明涉及一种半导体元件封装及其制作方法，且特别是涉及一种具有电磁干扰屏蔽(electromagnetic interference shielding)的半导体元件封装及其制作方法。

背景技术

半导体元件日益复杂，而至少部分的原因是源于使用者对于增加处理速度(processing speed)与缩小元件尺寸的需求。虽然增加处理速度与缩小元件尺寸的好处相当显著，但是这些半导体元件的特性亦会产生问题。特别是，较高的时脉速度(clock speed)会使信号准位(signal level)转换的频率增加，以致于频率较高或波长较短的电磁发射(electromagnetic emission)强度增加。电磁发射可从一源半导体元件(source semiconductor device)辐射出并入射邻近的半导体元件。若是对邻近的半导体元件的电磁发射强度够高，则电磁发射会不利于(邻近的)半导体元件的运作。此现象有时被称为电磁干扰(electromagnetic interference，EMI)。尺寸较小的半导体元件会使电磁干扰的问题更加严重，因为这些(尺寸较小的)半导体元件会以较高的密度配置于一电子系统中，以致于邻近的半导体元件接收到较强且不希望得到的电磁发射。

减少电磁干扰的一种方法是在半导体元件封装中屏蔽一组半导体元件。特别是，可通过在封装体外部加装接地的导电罩体(casing)或是导电壳体(housing)来达到屏蔽的效果。当由封装体内部辐射出的电磁发射撞射到罩体的内表面时，至少部分的电磁发射被电性短路，以降低可穿透罩体且不利于邻近的半导体元件的电磁发射强度。相同地，当由邻近的半导体元件辐射出的电磁发射撞射到罩体的外表面时，会发生相似的电性短路以降低封装体中的半导体元件所受到的电磁干扰。

虽然导电罩体可减少电磁干扰，但是使用导电罩体会有许多缺点。特别是，罩体一般是通过粘着剂而固定在半导体元件封装的外部。不幸的是，由于粘着剂的接合性会受到温度、湿度以及其他环境因素的影响而降低，因此，罩体容易剥离或脱落。而且，当将罩体固定至封装体时，罩体以及封装体的尺寸与形状需相互配合，且二者的配合度需在一较小的容忍范围内。使尺寸与形状能够相互配合，以及使罩体与封装体的相对位置具有一定的准确度会导致制作成本提高并耗费工艺时间。由于需要使尺寸与形状能相互配合，因此，不同尺寸与形状的半导体元件封装需要搭配不同的罩体，以容纳不同的封装体，而这会进一步地增加制作成本与时间。

克服前述背景中所提及的问题的半导体元件封装及其制作方法如下所述。

发明内容

本发明提供一种具有电磁干扰屏蔽的半导体元件封装及其制作方法。

本发明提出一种半导体元件封装包括一线路基板、一电子元件、一封装胶体以及一导电层。线路基板包括一承载面、一底面以及一接垫，其中底面相对于承载面。电子元件邻近承载面并电性连接至线路基板。封装胶体邻近承载面并包覆电子元件。封装胶体包括一中心部与一围绕中心部的周边部，其中周边部的厚度小于中心部的厚度，且形成在周边部的一开口暴露出线路基板的接垫。导电层共形地覆盖封装胶体，并穿过开口以连接线路基板的接垫。

在本发明的一实施例中，线路基板包括一侧面，侧面延伸于承载面与底面之间。封装胶体的周边部包括一侧面。周边部的侧面实质上与线路基板的侧面共平面。

在本发明的一实施例中，周边部的厚度实质上相等。

在本发明的一实施例中，导电层的厚度实质上相等。

在本发明的一实施例中，开口暴露接垫的一顶面，且导电层覆盖开口的一侧壁以及接垫的顶面。接垫可邻近线路基板的承载面。

在本发明的一实施例中，接垫配置于线路基板中，开口贯穿封装胶体的周边部以及线路基板，以及导电层覆盖开口的一侧壁以及连接接垫，接垫暴露于侧壁。接垫可邻近承载面或邻近底面。

在本发明的一实施例中，半导体元件封装还包括一填充物，其配置于开口中。

在本发明的一实施例中，接垫接地。

在本发明的一实施例中，开口包括一圆形孔洞、一线形开槽或是一环形沟槽。