[发明专利]半导体器件及其制造方法有效
申请号: | 201010195003.7 | 申请日: | 2010-05-31 |
公开(公告)号: | CN101937904A | 公开(公告)日: | 2011-01-05 |
发明(设计)人: | 宫坂满美 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/02;G03F7/20 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种包括对准标记的半导体器件,
其中,在所述对准标记上扫描检测束,以便检测所述对准标记的位置坐标,
其中,所述对准标记包括以第一预定间隔、沿扫描所述检测束的第一方向布置的多个第一条标记,
其中,所述多个第一条标记中的每个包括沿与所述第一方向正交的第二方向布置的多个第一互连标记,以及
其中,在设计限制的范围内,所述多个第一互连标记中的相邻两个第一互连标记之间的第一空隙比所述检测束的波长短。
2.根据权利要求1所述的半导体器件,其中在第二方向上的所述多个第一互连标记中的每个第一互连标记的第一互连宽度在设计限制的范围内。
3.根据权利要求2所述的半导体器件,其中所述第一互连宽度和所述第一空隙小于1μm。
4.根据权利要求2所述的半导体器件,其中所述第一空隙和所述第一互连宽度彼此相等。
5.根据权利要求4所述的半导体器件,其中所述第一互连宽度小于0.5μm。
6.根据权利要求1到5中任一项所述的半导体器件,其中所述对准标记还包括:
多个第二条标记,所述多个第二条标记沿第二方向以第二预定间隔来布置,
其中,所述多个第二条标记中的每个包括沿第一方向布置的多个第二互连标记,以及
其中,在设计限制的范围内,所述多个第二互连标记中的相邻两个第二互连标记之间的第二空隙比所述检测束的波长短。
7.一种半导体器件的制造方法,包括:
在具有光致抗蚀剂层的半导体衬底上形成的第一对准标记上,照射并扫描检测束;
由所述检测束的反射强度来检测所述第一对准标记的坐标位置;
基于检测到的坐标位置来调整所述半导体衬底的位置;
在所述第一对准标记和包括第二对准标记的具有预定电路图案的掩模上形成的所述第二对准标记上,照射并扫描检测束;
由所述检测束的反射强度来检测所述第一和第二对准标记的坐标位置;
基于检测到的坐标位置来调整所述半导体衬底和所述掩模的相对位置;以及
曝光所述半导体衬底的光致抗蚀剂层以形成电路图案,
其中,所述第一对准标记包括以第一预定间隔、沿扫描所述检测束的第一方向布置的多个第一条标记,
其中,所述多个第一条标记中的每个包括沿与所述第一方向正交的第二方向布置的多个第一互连标记,以及
其中,在设计限制的范围内,所述多个第一互连标记中的相邻两个第一互连标记之间的第一空隙比所述检测束的波长短。
8.根据权利要求7所述的制造方法,其中所述第二对准标记包括以第二预定间隔、沿所述第一方向布置的多个第二条标记,
其中所述多个第二条标记中的每个包括沿所述第二方向布置的多个第二互连标记,以及
其中,在设计限制的范围内,所述多个第二互连标记中的相邻两个第二互连标记之间的第二空隙比所述检测束的波长短。
9.根据权利要求7所述的制造方法,其中所述第一对准标记还包括以第三预定间隔、沿所述第二方向布置的多个第三条标记,
其中,所述多个第三条标记中的每个包括沿第一方向布置的多个第三互连标记,
其中,在设计限制的范围内,所述多个第三互连标记中的相邻两个第三互连标记之间的第三空隙比所述检测束的波长短,
其中,所述第二对准标记还包括以第四预定间隔、沿扫描所述检测束的第二方向布置的多个第四条标记,
其中,所述多个第四条标记中的每个包括沿与所述第一方向正交的第二方向布置的多个第四互连标记,以及
其中,在设计限制的范围内,所述多个第一互连标记中的相邻两个第一互连标记之间的第四空隙比所述检测束的波长短,
其中,所述照射和扫描包括:
沿第一方向和第二方向照射检测束并扫描检测束。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010195003.7/1.html,转载请声明来源钻瓜专利网。