[发明专利]一种嵌入式非挥发存储器单元及其工作方法、存储阵列

说明书

技术领域

本发明属于超大规模集成电路中的存储器技术领域，具体涉及一种嵌入式非挥发存储器单元及其工作方法、存储阵列。

背景技术

非挥发性存储器是一种断电时，信息不会丢失的存储器件。随着手机、笔记本电脑、掌上电脑和U盘等便携式，移动式设备的快速发展，非挥发性存储器得到广泛运用，现在已经成为市场份额最大的存储器之一。标准的非挥发性存储器如EEPROM单元具有浮栅多晶硅和控制栅多晶硅两层多晶硅结构，浮栅多晶硅栅需要与外界绝缘，以实现信息存储的功能。相对常规CMOS逻辑工艺而言，EEPROM单元工艺有两层多晶硅栅工艺，隧穿氧化层，阻挡氧化层，以及源漏结和衬底掺杂浓度等不同点，这使得标准EEPROM单元在嵌入式运用时光刻次数增加，工艺难度和成本增大。

为了降低工艺成本，减小工艺增加给系统其他单元性能带来的影响，研究方向越来越多关注尽量减少引入嵌入式非挥发存储器时需增加的工艺或者采用标准的CMOS工艺实现去实现嵌入式非挥发性存储器。单层栅工艺非挥发存储器是这种方案不错的选择，但当前提出的单层栅EEPROM存储单元一般通过电容将控制栅的电压耦合到将浮栅晶体管上，单元占用面积较大，工作电压高，不利于提高存储密度。而且随着技术节点的发展，电源电压不断缩小，芯片中产生高压越来越困难，高电压幅度又受限于PN结所能承受的耐压。因此，目前的单层栅EEPROM存储单元同样不能有效满足市场要求。

发明内容

针对于现有技术中的不足，本发明的目的在于提供一种嵌入式非挥发存储单元及其工作方法、存储阵列，本发明的非挥发存储单元结合所提出的对应编程、擦除和读取方法，以及对应的阵列结构，可以达到减小非挥发存储单元的面积，改善读写速度，减小编程、擦除时的电压以及可增强存储单元的可靠性。

本发明的技术方案为：

一种嵌入式非挥发存储器单元的工作方法，其特征在于，将选择晶体管的栅极作为存储器单元的浮栅，将选择晶体管的源、漏电极分别作为存储器单元的源、漏电极，其中：

a)信息擦除方法为：将选择晶体管的衬底电极上加一正电压脉冲，将选择晶体管的源、漏电极浮置；

b)信息编程方法为：将选择晶体管的衬底电极和源电极接零电压，漏电极接一正电压，产生热电子进行编程；

c)信息读取方法为：将选择晶体管的漏电极接一偏置电压，源电极衬底电极接零电位。

进一步的，所述选择晶体管为NMOS晶体管。

进一步的，所述NMOS晶体管的漏端斜注入有N型杂质；所述NMOS晶体管为低阈值或负阈值NMOS晶体管。

进一步的，步骤a)中通过衬底的一个正电压脉冲进行信息擦除，所述正电压脉冲的脉冲幅度为4～8V；步骤b)中所述编程方法为沟道热电子编程，所述正电压为4～7V；步骤c)中所述偏置电压为0～2.5V的正电压。

一种嵌入式非挥发存储器单元的工作方法，其特征在于，将选择晶体管的栅极作为存储器单元的浮栅，将选择晶体管的源、漏电极分别作为存储器单元的源、漏电极，其中：

a)信息擦除方法为：将选择晶体管的衬底电极和源电极上加一nV正电压，漏电极浮置或加一nV正电压；

b)信息编程方法为：将选择晶体管的衬底电极和源电极接负电压，漏电极接一正偏置电压，产生热电子进行编程；

c)信息读取方法为：将选择晶体管的漏电极接一偏置电压，衬底电极和源电极接一负偏置电压。

进一步的，所述选择晶体管为低阈值或负阈值NMOS晶体管。

进一步的，所述NMOS晶体管的漏端斜注入有N型杂质。

进一步的，步骤a)中采用Fowler-Nordheim隧穿方法进行信息擦除，所述nV正电压为6～12V；步骤b)中所述编程方法为沟道热电子编程，所述负电压为-2～0V，所述正偏置电压为3～6V；步骤c)所述负偏置电压为-2～0V，所述漏电极偏置电压为0～1V。

一种嵌入式非挥发存储器单元，其特征在于包括一衬底层(101)、一深N阱层(102)、N阱层(104)、一P阱层(103)；其中P阱层(103)上制作存储单元或阵列，N阱层(104)环绕P阱层(103)，深N阱层(102)位于N阱层(104)和P阱层(103)的下方，并与N阱层(104)相连。

进一步的，所述存储器单元的晶体管为NMOS晶体管或负阈值NMOS晶体管；所述N阱层(104)顶部设有深N阱引出n+注入层(106)；所述N阱层(104)与该选择晶体管的源极或漏极之间设有一P阱引出p+注入层(107)；所述选择晶体管的浮栅(109)下方设有一厚栅氧化层(108)。