[发明专利]一种用于CMOS器件的双金属栅双高介质的集成方法

说明书

技术领域

本发明属于半导体技术领域，特别指一种用于CMOS器件的双金属栅双高K栅介质的集成方法，适合于32/22纳米及以下技术代高性能纳米互补型金属氧化物半导体(CMOS)器件的应用。

背景技术

随着CMOS器件特征尺寸的不断缩小，高介电常数(K)栅介质和金属栅电极的应用势在必行。采用高K栅介质，由于其在同样等效氧化物厚度(EOT)下有较厚的物理厚度，所以可以大幅度降低栅隧穿漏电流。但是传统的多晶硅栅与高K栅介质不兼容，存在严重的费米钉扎效应，所以必须采用新型金属栅电极代替之。金属栅不仅能消除多晶硅栅的耗尽效应，减小栅电阻，还能消除硼穿透，提高器件可靠性。但是金属栅集成到高K栅介质上仍有许多问题急待解决，如热稳定性问题，界面态问题，特别是费米钉扎效应使纳米CMOS器件需要的适当低的阈值电压的获得面临很大挑战。为了得到纳米CMOS器件合适的阈值电压，其N管和P管的有效功函数分别应在Si的导带底附近(NMOS 4.1eV左右)和价带顶附近(PMOS 5.2eV左右)。这样对NMOS和PMOS往往需要各自合适的金属栅和高K栅介质，即需要双金属栅双高K栅介质的集成。通常制备双金属栅和双高K介质的工艺流程非常繁杂，一般需要“淀积-光刻-腐蚀-再淀积-再光刻-再腐蚀”的复杂工艺流程，工艺很难控制，成本高，不便于大规模生产。

发明内容

本发明的目的在于提供一种用于CMOS器件的双金属栅双高K栅介质的集成方法，以改进公知技术中存在的缺陷。

为实现上述目的，本发明提供的用于CMOS器件的双金属栅双高k介质的集成方法，主要步骤如下：

步骤1)在完成常规的LOCOS或STI隔离后，界面层SiOx或SiON的形成：于600-800℃下，20-120秒快速热退火；

步骤2)高介电常数栅介质薄膜的形成，并于600-1050℃下，4-120秒热退火；

步骤3)金属栅电极形成：采用物理汽相淀积TiN栅；

步骤4)用光刻胶作掩模，先后分别采用P型或N型金属离子注入对PMOS或NMOS金属氮化物栅分别进行离子注入掺杂；

步骤5)低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；

步骤6)去胶，以硬掩膜为掩蔽，依次刻蚀多晶硅膜/金属栅/高介电常数栅介质薄膜形成金属栅叠层结构；

步骤7)形成侧墙1和源/漏延伸区低能离子注入和大角度注入；

步骤8)形成侧墙2和源/漏和离子注入；

步骤9)于600-1050℃下，2-30秒热退火；在完成源/漏杂质激活的同时，将金属离子驱动到金属栅与高介电常数栅介质薄膜的界面上和高介电常数栅介质薄膜与界面氧化层界面上，形成堆积或者通过界面反应生成偶极子，分别实现对NMOS器件和PMOS器件金属栅有效功函数的调节；

步骤10)NiSi硅化物形成；

步骤11)接触和金属化：380-450℃温度下，在合金炉内N₂中合金退火30-60分。

所述的方法中，步骤1之前对完成常规的LOCOS或STI隔离后的器件进行清洗，先采用常规方法清洗，然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡2-10分钟，去离子水冲洗，甩干后立即进炉；氢氟酸∶异丙醇∶水的重量比为0.2-1.5％∶0.01-0.10％∶1％。

所述的方法中，步骤1中界面层是采用先注入氮再快速热退火形成，或先快速热退火形成SiOx，再氮化形成SiON；SiOx用O₃化学处理形成，然后等离子氮化。

所述的方法中，步骤2中高介电常数栅介质膜是HfO₂、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO或HfLaON，所述高介电常数栅介质膜通过物理气相淀积、金属有机化学气相沉积或原子层淀积工艺形成。

所述的方法中，步骤3中的TiN金属栅厚度为5-100nm。

所述的方法中，步骤4中P型或N型金属离子注入元素，对NMOS器件为Yb或Er或Tb；对PMOS器件为Al或Ga或Pt。

所述的方法中，步骤5中的硬掩膜是SiO₂、Si₃N₄或其叠层O/N或O/N/O。

所述的方法中，步骤6中硬掩膜采用氟基刻蚀，多晶硅采用F基加Cl基或HBr加Cl基刻蚀，TiN、TaN或MoN金属栅电极采用Cl基反应离子刻蚀形成，或采用化学湿法腐蚀形成。