[发明专利]电荷泵系统及存储器

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种电荷泵系统及存储器。

背景技术

在信息时代，信息存储是信息技术中最重要的技术内容之一。DRAM、EEPROM、快闪存储器等存储器得到越来越广泛的应用。

基于低功耗、低成本的要求，存储器的电源电压VDD通常比较低，例如2.5V、1.8V等，然而为了实现信息的“写入”和“擦除”，通常需要远高于电源电压VDD的编程电压和擦除电压，例如8V、11V等。因此，电荷泵系统被广泛应用于存储器中，用于通过较低的电源电压VDD获得较高的编程电压和擦除电压。

参考图1，示出了一种电荷泵电路的示意图，所述电荷泵电路包括两个升压级，其中，第一个升压级包括：传输时钟驱动的第一开关K1、连接于所述第一开关K1的第一电容C1构成，所述第一电容C1的另一端由充电时钟驱动，充电时钟高电平电压为电荷泵系统的抬升电压V。电荷泵系统工作时，当充电时钟为低电平时，电源Vin通过第一开关K1对第一电容C1充电，充电结束后，第一电容C1的上极板电压为Vin，当充电时钟为高电平时，第一电容C1的下极板电压为V，由于电容具有两极电压差不可突变的性质，此时第一电容C1的上极板电压跳变为V+Vin。之后，第一电容C1再通过第二开关22向第二电容12充电，......，电荷就从左边传到了右边。这样，随着电荷泵级数的增加，电荷就源源不断地从电源转移到输出端，从而得到具有高电压值的输出电压Vout。

图2显示了现有技术中电荷泵系统在一个实施例中的示意图。如图2所示，现有技术中，所述电荷泵系统包括晶振单元10、交叠整形单元12、时钟驱动装置14和电荷泵单元16，其中，晶振单元10，受电源电压VDD控制，用于产生初始时钟信号CLK；交叠整形单元12，受电源电压VDD控制，用于对晶振单元10产生的时钟信号进行交叠整形，输出充电时钟信号(CLK1_L，CLK3_L)和传输时钟信号(CLK2_L，CLK4_L)；时钟驱动装置14，受电源电压VDD控制，用于在接收交叠整形单元12输出地充电时钟信号(CLK1_L，CLK3_L)和传输时钟信号(CLK2_L，CLK4_L)后进行信号增强处理，输出充电时钟信号(CLK1，CLK3)和传输时钟信号(CLK2，CLK4)至电荷泵单元16。其中，经交叠整形单元12输出地充电时钟信号(CLK1_L，CLK3_L)和传输时钟信号(CLK2_L，CLK4_L)的信号电流较低，而经时钟驱动装置14处理后输出的充电时钟信号(CLK1，CLK3)和传输时钟信号(CLK2，CLK4)的电流较高。

在上述实施例中，由于用于控制时钟驱动装置14的电源电压VDD的电压值较低(1.08V至1.98V)，提供充电电荷和传输电荷的能力就偏弱，相对而言，充电效率和传输效率也就较低。另外，由于时钟驱动装置14用于驱动两类时钟信号(第一类型时钟信号和第二类型时钟信号)，造成功耗较大，因此需向时钟驱动装置14提供较大电流，但现有的电源电压VDD无法满足要求。

图3显示了现有技术中电荷泵系统在另一个实施例中的示意图。如图3所示，与图2类似，所述电荷泵系统包括晶振单元20、交叠整形单元22、时钟驱动装置24和电荷泵单元26。特别地，图3中的所述电荷泵系统还包括电源稳压单元25，用于将初始电源电压VDDQ经调整后输出电源电压VDDQ_R，提供给时钟驱动装置24。图3所示的电荷泵系统中的电源电压VDDQ_R相比较于图2所示的电荷泵系统中的电源电压VDD具有更大的电压值，能提供更大的电流。

但，由于时钟驱动装置24仍用于驱动两类时钟信号(第一类型时钟信号和第二类型时钟信号)，不可避免地还会造成功耗较大，因此电源稳压单元25需向时钟驱动装置24提供较大电流，这通常需要电源稳压单元25的导通电阻比较小，为了实现较小的导通电阻，一般采用大宽长比的电源稳压单元25，这会造成电源稳压单元25的尺寸较大。

同时，由于钟驱动装置24会大量抽取电源稳压单元25的电流，电源稳压单元25所输出的第三电压VDDQ_R会有所下降，这会造成时钟驱动装置24输出的时钟高电平降低，会影响电荷泵系统中电荷传输的效率；充电时钟较低，则会造成充电时钟高电平低于NMOS管的开关电压，使电荷泵系统无法正常工作。

发明内容

本发明解决的问题是现有电荷泵系统中充电效率和传输效率低下的问题。