[发明专利]数字逻辑电路及制造方法

说明书

技术领域

本发明是关于一种数字逻辑电路，特别是一种用于特殊应用集成电路(Application-Specific Integrated Circuit)的数字逻辑电路。

背景技术

随着半导体技术的提升，每一电脑运算元件所包含的电晶体越来越多，而该电脑运算元件的尺寸因此随之减少。特别是原本大到需要设置于单一电路板的运算系统(System on Board)也因元件(如中央处理器或记忆体等元件)尺寸上的缩小而逐渐可以容纳到单一芯片之中，而使得市面上具有越来越多具有单一系统功能的系统单芯片(System on Chip)。因系统单芯片相较于需占据整个电路板的运算系统具有较低成本、高运算效率及低耗电的优点，故系统单芯片的市占率与日俱增。系统单芯片因其小尺寸及低成本而具有相当多的使用可能性，其中系统单芯片包含一种可根据特定客户要求和特定电子系统的需要而特别设计的特殊应用集成电路(Application-specific integratedcircuit，ASIC)。

特殊应用集成电路根据客户的要求而具有其特定运算功能，而在目前的半导体领域中，特殊应用集成电路是使用电子设计自动化(Electronic DesignAutomation)软件来将整个特殊应用集成电路分解成复数个具有不同逻辑计算功能(AND、OR、XOR或XNOR)的逻辑元件。上述电子设计自动化软件之后再根据客户在运算功能方面的要求及特殊应用集成电路的尺寸限制等条件将逻辑元件分布于特殊应用集成电路的不同位置。

图1所示为特殊应用集成电路的示意图。本发明数字逻辑电路10包含电压轨11、接地轨12及复数逻辑电路轨20，其中电压轨11及接地轨12是用于提供电力信号。如图1所示，逻辑电路轨20同时分别连接电压轨11及接地轨12。逻辑电路轨20包含逻辑单元30以及辅助单元40，其中逻辑单元30与辅助单元40相互并排。逻辑单元30是为实际用于计算以提供逻辑计算功能的元件。通常在电子设计自动化软件的布局下，至少部分逻辑电路轨20不完全由逻辑单元30所组成，以达成运算功能方面的要求。此外，逻辑单元30可能因设计上及电路连接上的需要而分布于逻辑电路轨20的不同部分，且逻辑单元30之间具有形成断路的空隙。

图1所示的辅助单元40是用于填补上述逻辑单元30间的空隙以将逻辑单元30同时电连接于电压轨11或接地轨12。如图1所示，逻辑单元30包含逻辑电压端31及逻辑接地端32，而辅助单元40包含辅助电压端41及辅助接地端42。所有逻辑单元30是通过逻辑电压端31及辅助电压端32间的接触来进一步电连接于电压轨11；同样地，逻辑单元30是通过逻辑接地端32及辅助接地端42间的接触来电连接于接地轨12，以分别与电压轨11及接地轨12建立电力信号传输的回圈。

然而，半导体技术的提升不仅使得数字逻辑电路10所包含的逻辑单元30越来越多，也同时使得逻辑单元30所包含的电晶体数目越来越多。电晶体之间的连接关系越来越复杂，而逻辑单元30的电阻亦随之增加并造成数字逻辑电路10过高的问题。电阻过高的问题将影响到逻辑单元30的反应时间以及其对应逻辑电路轨20的整体运算效率。此外，逻辑电压端31及逻辑接地端32的宽度50及整体尺寸因整体设计上的需求而有所限制。因此如何在保持逻辑单元30的整体尺寸下降低逻辑电路轨20的整体电阻是目前半导体技术的重要课题之一。

发明内容

本发明的目的为提供一种数字逻辑电路，具有较低的整体电阻以及较低的反应时间。

本发明的另一目的在于提供一种数字逻辑电路的制造方法，用于减低数字逻辑电路的电压轨与接地轨电阻以提升数字逻辑电路的反应时间。

本发明的数字逻辑电路包含电压轨、接地轨以及复数逻辑电路轨，其中逻辑电路轨是位于电压轨及接地轨之间并分别电连接于电压轨及接地轨。逻辑电路轨包含并排及同时电连接于电压轨以及接地轨的逻辑单元以及辅助单元。逻辑单元及辅助单元分别包含逻辑电压端和辅助电压端，其中两种电压端是以串连方式形成一同时电连接于电压轨的电压导电条。同样地，逻辑单元及辅助单元所分别包含的逻辑接地端和辅助接地端以串连方式形成电连接于接地轨的接地导电条。如此一来，逻辑单元可通过上述电压导电条及接地导电条来电连接于电压轨以及接地轨以接收电力信号。