[发明专利]静电放电保护电路、结构及射频接收器

说明书

技术领域

本发明涉及一种电子电路，特别涉及一种静电放电(electrostatic discharge)保护电路。

背景技术

连接天线的射频(radio frequency；RF)接收器在操作时，很容易受到静电放电(electrostatic discharge；ESD)脉冲的影响。在集成电路的尺寸不断变小的情况下，具有RF接收器的集成电路很容易受到ESD的影响。在公知技术中，通常利用互补金属氧化物半导体(complementary metal oxidesemiconductor；CMOS)或是双极性箝制二极管(bipolar clamp diode)，将ESD电流引离集成电路。然而，在高频(如5GHz)操作下时，传统的ESD保护电路的寄生阻抗可能会扭曲正常信号，而造成失真现象。

发明内容

为克服上述现有技术的缺陷，本发明提供一种静电放电保护电路，包括一硅控整流器以及一电感。硅控整流器包括一第一P型半导体材料、一第一N型半导体材料、一第二P型半导体材料及一第二N型半导体材料。第一P型半导体材料、第一N型半导体材料、第二P型半导体材料及第二N型半导体材料交错排列，并且电性耦接至一阳极与一阴极。阳极电性耦接第一P型半导体材料。阴极电性耦接第二N型半导体材料。电感电性耦接于阳极与第二P型半导体材料之间，或是电性耦接于阴极与第一N型半导体材料之间。

本发明另提供一种结构，包括一P型基底、一N型阱区、一P型阱区、一P+半导体材料、一N+半导体材料以及一电感。N型阱区形成在P型基底之中。P型阱区形成在P型基底之中。P+半导体材料形成在N型阱区之中。N+半导体材料形成在P型阱区之中。P+半导体材料、N型阱区、P型阱区及N+半导体材料交错排列。电感电性耦接于P+半导体材料与P型阱区之间，或是电性耦接于N型阱区与N+半导体材料之间。

本发明更提供一种射频接收器，包括一天线以及一静电放电保护电路。天线接收多个射频信号。静电放电保护电路具有一输入端，用以接收射频信号。静电放电保护电路释放射频接收器所接收到的静电放电事件。静电放电保护电路包括一硅控整流器以及一电感。硅控整流器包括一第一P型半导体材料、一第一N型半导体材料、一第二P型半导体材料及一第二N型半导体材料。第一P型半导体材料、第一N型半导体材料、第二P型半导体材料及第二N型半导体材料交错排列，并且电性耦接至一阳极与一阴极。阳极电性耦接第一P型半导体材料。阴极电性耦接第二N型半导体材料。电感电性耦接于阳极与第二P型半导体材料之间，或是电性耦接于阴极与第一N型半导体材料之间。

根据本发明提供静电放电保护电路，在ESD事件发生时，可触发硅控整流器。另外，在射频频段下，可补偿硅控整流器的寄生电容所造成的影响。

为让本发明的特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

附图说明

图1为本发明的射频接收器的一可能实施例。

图2为本发明的ESD保护电路的一可能实施例。

图3为本发明的ESD保护电路的另一可能实施例。

图4A为本发明的ESD保护电路的另一可能实施例。

图4B及图4C为本发明的硅控整流器的可能结构示意图。

图5A-图5D及图6A-图6D图为本发明的硅控整流器的实施方式。

其中，附图标记说明如下：

100：射频接收器；

105：天线；

110：ESD保护电路；

115：低噪声放大器；

120：带通滤波器；

125：混波器；

130：频率合成器；

135：中频信号；

140：本机振荡器信号；

145：射频信号；

200、300、405、410、500A～500D、600A～600D：硅控整流器；

205、350、415、435：阳极；

215：半导体材料层；

210、360、425、445：阴极；

220：偏压源；

310：P型基底；

315、320、325、420、430、440、450：阱区；

330：SCR路径；

335：二极管路径；

505A～505D：电感；

515A～515D：晶体管；

510A～510D：ESD检测电路；

605A、605B：二极管。

具体实施方式