[发明专利]一种栅控PN场效应晶体管及其控制方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种半导体场效应晶体管及其控制方法，特别涉及一种栅控PN场效应晶体管及其控制方法。

背景技术

随着集成电路技术的不断发展，金属-氧化物-硅场效应晶体管(MOSFET)的尺寸越来越小，单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于50纳米左右，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时，有必要使用新型的器件来获得较小的漏电流，从而降低芯片功耗。

栅控PNPN场效应晶体管是一种漏电流非常小的晶体管，可以大大降低芯片功耗。栅控PNPN场效应晶体管的基本结构100如图1所示，它包括在半导体衬底101上形成的源区102、耗尽区103、掺杂区104、漏区105以及由栅极107和栅氧化层106共同构成的栅区108。源区102和漏区105具有相反的掺杂类型。具有与源区101相反掺杂类型的区域102作为一个完全耗尽的区域，用于增加横向的导电区域。掺杂区域103与源区101具有相同的掺杂类型。源区102、耗尽区103、掺杂区104和漏区105之间构成一个p-n-p-n结结构，可以降低晶体管中的漏电流。

尽管栅控PNPN场效应晶体管的漏电流要低于传统的MOS晶体管，可以大大降低芯片功耗。但是，随着栅控PNPN场效应晶体管的尺寸缩小到20纳米以下，其漏电流也在随器件的缩小而上升。普通栅控PNPN场效应晶体管的驱动电流较MOS晶体管低2-3个数量级，因此需要提高其驱动电流，以提高集成栅控PNPN场效应晶体管芯片的性能。

发明内容

有鉴于此，本发明的目的在于提出一种新型的半导体器件结构，该半导体器件结构可以使得晶体管驱动电流上升的同时也可以抑制漏电流的增加。

为达到本发明的上述目的，本发明提出了一种栅控PN场效应晶体管，包括：

一个半导体衬底区；

位于所述半导体衬底区左右两侧的源区和漏区；

位于所述半导体衬底区上下两侧的栅介质层；

覆盖所述栅介质层的栅极。

进一步地，所述半导体衬底为单晶硅或者为多晶硅，厚度小于等于20纳米。所述栅介质层为SiO₂、Si₃N₄、高k材料中的一种，或者为它们之中几种的混合物。所述栅极采用TiN、TaN、RuO₂、Ru、WSi等金属栅材料或者为掺杂的多晶硅材料中的一种或其中的几种。

本发明所提出的栅控PN场效应晶体管工作在源漏pn结的正偏状态下，而且是从衬底区中央开始导通。本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流，也就是在降低芯片功耗的同时提高了芯片的性能，非常适用于集成电路芯片特别是低功耗芯片的制造。

本发明还提出上述栅控PN场效应晶体管的控制方法，包括导通、截止操作。

对所述栅控PN场效应晶体管的截止操作如下：

对所述栅极施加第一个电压；

对所述漏极施加第二个电压。

所述第一个电压的范围为0V到3V；所述第二个电压的范围为0V到0.7V。由此，使得栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述衬底区被完全耗尽，形成一个耗尽区，栅控PN场效应晶体管处于截止状态。

对所述栅控PN场效应晶体管的导通操作如下：

对所述栅极施加第三个电压；

对所述漏极施加第四个电压。

所述第三个电压的范围为-3V到0V；所述第四个电压的范围为0V到0.7V。

由此，使得栅控PN场效应晶体管的源漏之间的pn结被正向偏置，栅极电压控制所述耗尽区的宽度变窄，栅控PN场效应晶体管处于导通状态，电流由漏极经所述衬底区的中部流向源极。

本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流，也就是在降低芯片功耗的同时提高了芯片的性能。

附图说明

图1为现有技术的一种栅控PNPN场效应晶体管的截面图。

图2为本发明所公开的栅控PN场效应晶体管的一个实施例的截面图。

图3a为图2所示栅控PN场效应晶体管截止时的结构示意图。

图3b为图3a所示结构的能带图。

图4a为图2所示栅控PN场效应晶体管导通时的结构示意图。

图4b为图4a所示结构的能带图。

图5为本发明所公开的栅控PN场效应晶体管的另一个实施例的截面图。

具体实施方式