[发明专利]处理模块、操作系统及处理方法

权利要求书

1.一种处理模块，其特征在于包括：

一绘图处理器(GPU)，具有一缓存器；

一第一记忆单元，当所述第一记忆单元被致能时，便可与所述绘图处理器进行数据传输；

一第二记忆单元，当所述第二记忆单元被致能时，便可与所述绘图处理器进行数据传输；以及

一控制单元，先致能所述第一记忆单元，当所述第一记忆单元无法与所述绘图处理器进行数据传输时，所述控制单元致能所述第二记忆单元。

2.按照权利要求1所述的处理模块，其特征在于更包括：一传输总线，所述传输总线耦接在所述第一记忆单元与所述绘图处理器之间。

3.按照权利要求2所述的处理模块，其特征在于所述传输总线是为一内部整合电路(I-squared-C；I²C)总线。

4.按照权利要求1所述的处理模块，其特征在于所述控制单元耦接一系统基本输出输入系统(System BIOS)，所述系统基本输出输入系统侦测所述缓存器，并根据侦测结果，产生一控制信号，所述控制单元根据所述控制信号，致能所述第一或第二记忆单元。

5.按照权利要求4所述的处理模块，其特征在于所述控制单元，包括：

一微控制器，根据所述控制信号，产生一切换信号；以及

一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。

6.按照权利要求5所述的处理模块，其特征在于所述控制单元更包括：

一重置器，用来根据所述控制信号，重置所述绘图处理器；

一第一系统管理总线(System Management Bus；SMBus)，耦接在所述系统基本输出输入系统与所述绘图处理器之间；以及

一第二系统管理总线，耦接在所述系统基本输出输入系统与所述微控制器之间。

7.按照权利要求5所述的处理模块，其特征在于所述微控制器具有一通用型输入输出(GPIO)端，用来传送所述切换信号。

8.按照权利要求1所述的处理模块，其特征在于所述控制单元，包括：

一微控制器，侦测所述缓存器，并根据侦测结果，产生一切换信号；以及

一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。

9.按照权利要求8所述的处理模块，其特征在于所述控制单元更包括一重置器，用来根据所述微控制器的侦测结果，重置所述绘图处理器。

10.按照权利要求1所述的处理模块，其特征在于所述控制单元，包括：

一计数器；

一微控制器，读取所述缓存器；

一处理器，根据所述计数器的计数值以及所述微控制器的读取结果，产生一切换信号；以及

一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。

11.按照权利要求10所述的处理模块，其特征在于所述控制单元更包括一重置器，用来根据所述切换信号，重置所述绘图处理器。

12.按照权利要求10所述的处理模块，其特征在于当所述计数器的计数值等于一默认值，并且所述微控制器无法读取所述缓存器所储存的数据时，所述切换器传送所述操作电压予所述第二记忆单元。

13.按照权利要求12所述的处理模块，其特征在于所述默认值与一系统基本输出输入系统所进行的一设定动作的时间有关。

14.按照权利要求13所述的处理模块，其特征在于所述计数器计数到所述默认值的时间大于所述系统基本输出输入系统进行所述设定动作的时间。

15.按照权利要求1所述的处理模块，其特征在于所述第一记忆单元具有一第一识别码，所述第二记忆单元具有一第二识别码，所述第一识别码相同于第二识别码。