[发明专利]确定链接数据储存器中存储和重写的项目的数据存储协议

说明书

技术领域

本发明的领域涉及数据存储装置，并且具体而言，涉及每时钟周期接收多个访问请求的数据存储装置。

背景技术

数据处理器处理要求相当大的存储容量的越来越大的数据量。访问诸如存储器的大型数据储存器耗费时间。因此，技术已演进至将处理器可能需要的数据的子集存储在比如低级高速缓存之类的易于访问的较小数据储存器中，如果需要不在该子集内的数据，则对诸如较高级高速缓存或存储器的一个或多个较大储存器进行访问。

使得较小数据储存器易于访问以改善处理器速度，然而，要实现它们在功率和面积方面成本高昂，并且因此，重要的是其存储处理器很可能将需要的项目(item)。如果其未存储所需数据，则其仅仅增加面积并消耗功率，而不增加益处。实际上，这些数据储存器的命中率对于处理器功率消耗和性能而言非常重要。

此类数据储存器的一个示例是转换旁视缓冲器(translation lookaside buffer)或TLB。具有虚拟存储器的大多数现代微处理器具有被虚拟寻址、物理映射的数据高速缓存。因此，所有存储器读和写需要在能够访问寻址的存储位置之前使其虚拟地址转换成物理地址。此转换通常由称为TLB的小转换高速缓存进行。如果TLB不包含所请求的转换，则必须从后备的2级TLB或从访问存储器中的页表的存储器管理逻辑中检索转换信息。这些TLB中的命中率对于处理器性能而言非常重要。即便用后备L2TLB，TLB遗漏(miss)造成的损失仍对总体性能具有显著影响。

许多现代微处理器可以每周期发出两个存储器访问，一个加载且一个存储，并且因此，这些需要两个TLB或双端口TLB进行转换。双端口TLB具有与双TLB解决方案几乎相同的面积，并且实际上可以实现为两个TLB。双端口TLB具有实际上每个条目被存储两次的缺点。在每个能够存储不同条目的两个独立TLB正在访问存储器的不同区域的情况下，使用这两个TLB具有能够比双端口TLB存储更多的条目并因此能够提供更好性能的优点。

然而，存在加载和存储将是针对相同数据项目的若干情况，并且如果这些最近未被访问，则在该双TLB实施方式中，加载TLB和存储TLB中都将存在遗漏。因此，这两次访问都会遭受时间损失。在双端口TLB中，很明显，加载TLB将已经存储数据，使其可用于存储TLB。

因此，这两种实施方式都具有缺点。

期望的是能够提供一种具有双端口和独立存储机制两者的至少某些优点的系统。

发明内容

本发明的第一方面提供一种用于存储多个项目的存储装置，所述存储装置被配置为在相同时钟周期内接收用于访问相应项目的第一访问请求和第二访问请求，所述存储装置包括：两个储存器，每个储存器用于存储所述多个项目的子集，所述第一访问请求被路由到第一储存器且所述第二访问请求被路由到第二储存器；遗漏检测电路，其用于检测其中所请求的项目未被存储在所述被访问储存器中的遗漏；项目检索电路，其用于从另外的储存器中检索其访问产生遗漏的项目；更新电路，其用于根据所述两个储存器中的相应一个的访问历史选择要在所述相应储存器中重写的项目，所述更新电路响应于所述遗漏检测电路在对所述第一储存器的访问中检测到所述遗漏并响应于至少一个另外的条件而通过重写所述所选项目用从所述另外的储存器中检索的所述项目来更新所述两个储存器二者。

本发明认识到，当在相同时钟周期中发生两个访问请求时，它们可能是相关的，并且如此，在也允许每个数据储存器独立存储数据的同时提供它们正在访问的这两个数据储存器之间的某种关联可能是有利的。因此，本发明提供对遗漏和至少一个另外的条件进行响应而通过重写所选项目来用所检索的项目更新这两个储存器的更新电路。基于实际数据储存器的访问历史来选择这些项目，并且因此，可以在每个储存器中独立地重写最近未被访问的项目。因此，如果第一访问请求之一访问第二访问请求将不需要的项目，则此项目将被存储在第二数据储存器中但不会被使用，并且如此，更新电路不久将选择它以进行重写。然而，如果这两个访问请求正在访问共同的项目，则至少某些第二访问请求将需要被第一访问请求访问的项目，并且该项目在第二数据储存器中的存储将已提供某些益处。

在某些实施例中，所述更新电路被配置为识别产生所述遗漏的所述项目是否被存储在所述第二储存器中，所述至少一个另外的条件是检测到所述项目未被存储在所述第二储存器中。