[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种具有更好导热性能的衬底的半导体器件及其制造方法。

背景技术

随着半导体技术的飞速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个元件自身的尺寸也进一步缩小。自加热效应(Self-heating)主要是由于器件工作在开态时，由电流产生的焦耳热使得器件温度升高，从而导致器件性能退化的一种现象，随着器件的尺寸越来越小、器件的密度越来越大，导致器件的自加热效应(Self-heating)越来越严重，从而严重影响了器件的综合性能。

因此，有必要提出一种具有更好导热性能的衬底的半导体器件及其制造方法。

发明内容

本发明提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成刻蚀停止层、半导体层以及绝缘层；在所述绝缘层上形成碳纳米管层；去除衬底以及刻蚀停止层，以碳纳米管层为替代衬底；以及在所述半导体层上形成预定器件。

本发明还提供了一种半导体器件的制造方法，所述方法包括：提供SOI衬底，所述SOI衬底包括顶层硅、埋氧化层以及背衬底；在所述衬底的顶层硅上形成绝缘层；在所述绝缘层上形成碳纳米管层；去除所述背衬底以及埋氧化层，以碳纳米管层为替代衬底；以及在所述顶层硅上形成预定器件。

本发明还提供了使用上述方法形成的半导体器件，所述器件包括：衬底，所述衬底为碳纳米管层；形成于所述碳纳米管层上的绝缘层；形成于绝缘层上的半导体层；形成于半导体层上的预定器件。

通过采用本发明所述的方法，形成了具有碳纳米管层的替代衬底，并在碳纳米管的衬底结构上的半导体层上形成器件结构，由于在沿着碳纳米管的空管方向，其具有很好的散热性能，从而减小器件的自加热效应，进而提高了器件的整体性能。

附图说明

图1示出了根据本发明的第一实施例的半导体器件的制造方法流程图；

图2-5示出了根据本发明的第一实施例的半导体器件的各个制造阶段器件的示意图；

图6示出了根据本发明的第二实施例的半导体器件的制造方法流程图；

图7-10示出了根据本发明的第二实施例的半导体器件的各个制造阶段器件的示意图。

具体实施方式

本发明通常涉及半导体器件及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

第一实施例

参考图1，图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图。在步骤S101，参考图2，提供半导体衬底200。在本实施例中，衬底200包括位于晶体结构中的硅衬底(例如晶片)，在其他实施例中，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等，在本实施例中所述衬底200为牺牲衬底。

在步骤S102，在所述半导体衬底200上依次形成刻蚀停止层202、半导体层204以及绝缘层206，如图2所示。可以通过合适的沉积工艺，例如PVD、CVD、ALD、PLD、MOCVD、PEALD、溅射等，依次在所述半导体200上沉积形成刻蚀停止层202、半导体层204以及绝缘层206。所述可以刻蚀停止层202选择与衬底200及半导体层204有选择性的材料来形成，在本发明实施例中为SiGe，在其他实施例中，还可以根据衬底200及半导体层204的材料选择合适的材料形成。其厚度为大约100至1000纳米。所述半导体层204，在本发明实施例中为硅，在其他实施例中，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等，其厚度为大约50至100纳米。所述绝缘层206可以为氧化硅、氮氧化硅等介质材料，其厚度为大约10至50纳米。