[发明专利]电压基准电路

权利要求书

1.一种电压基准电路，包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路用于向运算放大电路提供偏置电压，运算放大电路用于输出参考电压；

所述偏置电压产生电路包括差分输入电路，所述差分输入电路包括两个对称设置的第一差分MOS单元和第二差分MOS单元，第一差分MOS单元和第二差分MOS单元的栅极分别接偏置电压产生电路输入端，第一差分MOS单元和第二差分MOS单元的源极相连，第一差分MOS单元和/或第二差分MOS单元的漏极接偏置电压产生电路输出端，其特征在于，

所述第一差分MOS单元和第二差分MOS单元为裂栅存储单元结构。

2.根据权利要求1所述的电压基准电路，其特征在于，所述差分输入电路包括：双端输入双端输出差分电路、单端输入单端输出差分电路、双端输入单端输出差分电路以及单端输入双端输出差分电路中的任意一种。

3.根据权利要求1所述的电压基准电路，其特征在于，偏置电压产生电路还包括启动电路，用于向差分输入电路提供输入信号。

4.根据权利要求3所述的电压基准电路，其特征在于，所述第一差分MOS单元的源极和第二差分MOS单元的源极接低电平，第二差分MOS单元的漏极电流跟随第一差分MOS单元的漏极电流变化，第二差分MOS单元的漏极接偏置电压产生电路输出端。

5.根据权利要求4所述的电压基准电路，其特征在于，所述第一差分MOS单元包括浮栅晶体管和控制晶体管，所述浮栅晶体管包括控制栅和浮栅，所述浮栅晶体管的控制栅极和控制晶体管的栅极接，浮栅晶体管的控制栅极和控制晶体管的栅极作为第一差分MOS单元的栅极，浮栅晶体管的漏极接控制晶体管源极，浮栅晶体管的源极作为第一差分MOS单元的源极，控制晶体管的漏极作为第一差分MOS单元的漏极。

6.根据权利要求4所述的电压基准电路，其特征在于，所述第二差分MOS单元包括浮栅晶体管和控制晶体管，所述浮栅晶体管包括控制栅和浮栅，所述浮栅晶体管的控制栅极和控制晶体管的栅极接，浮栅晶体管的控制栅极和控制晶体管的栅极作为第二差分MOS单元的栅极，浮栅晶体管的漏极接控制晶体管源极，浮栅晶体管的源极作为第二差分MOS单元的源极，控制晶体管的漏极作为第二差分MOS单元的漏极。

7.根据权利要求4所述的电压基准电路，其特征在于，所述差分输入电路还包括电流源电路，所述电流源电路用于向第一差分MOS单元和第二差分MOS单元提供恒定电流，电流源电路包括两个电流输出端，所述两个电流输出端分别接第一差分MOS单元和第二差分MOS单元的漏极。

8.根据权利要求7所述的电压基准电路，其特征在于，所述电流源电路包括：第三PMOS管和第四PMOS管，第三PMOS管的衬底接高电平，第三PMOS管的源极接高电平，第三PMOS管的漏极和栅极接一个电流输出端，第四PMOS管的衬底接高电平，第四PMOS管的栅极接第三PMOS管的栅极，第四PMOS管的源极接高电平，第四PMOS管的漏极接另一个所述电流输出端。

9.根据权利要求8所述的电压基准电路，其特征在于，所述差分输入电路还包括负载NMOS管，所述负载NMOS管的漏极接第一差分MOS单元和第二差分MOS单元的漏极，所述负载NMOS管的衬底接低电平，所述负载NMOS管的源极接低电平，所述负载NMOS管的栅极输入电压。