[发明专利]四字节字的读取处理方法与装置、解码器

权利要求书

1.一种四字节字的读取处理方法，其特征在于，包括：

识别待读取的四字节字所在的地址是否为四字节对齐的地址；

并在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；

将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；

对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。

2.根据权利要求1所述的方法，其特征在于，所述识别待读取的四字节字所在的地址是否为四字节对齐的地址包括：

将所述待读取的四字节字所在的地址与4做求余操作，得到第三数值；

判断所述第三数值是否为0；

若所述第三数值为0，则所述待读取的四字节字所在的地址为四字节对齐的地址；

否则，若所述第三数值为1、2或3，则所述待读取的四字节字所在的地址为非四字节对齐的地址。

3.根据权利要求1所述的方法，其特征在于，在待读取的四字节字所在的地址为四字节对齐的地址N时，直接从所述地址N读取第四个32位整数。

4.根据权利要求1、2或3所述的方法，其特征在于，得到所述待读取的四字节字之后，还包括：

对两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。

5.根据权利要求4所述的方法，其特征在于，所述对两个相邻的整像素A与B进行双线性(1，1)插值包括：

通过公式(A+B+1)/2或(A+B)/2，对两个相邻的整像素A与B进行双线性(1，1)插值。

6.一种四字节字的读取处理装置，其特征在于，包括：

识别模块，用于识别待读取的四字节字所在的地址是否为四字节对齐的地址；

第一操作处理模块，用于根据所述识别模块的识别结果，在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；

第二操作处理模块，用于将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；

第三操作处理模块，用于对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。

7.根据权利要求6所述的装置，其特征在于，所述识别模块包括：

操作处理单元，用于将所述待读取的四字节字所在的地址与4做求余操作，得到第三数值；

判断单元，用于判断所述第三数值是否为0；

识别单元，用于根据所述判断单元的判断结果，在所述第三数值为0时，识别出所述待读取的四字节字所在的地址为四字节对齐的地址；否则，在所述第三数值为1、2或3，识别出所述待读取的四字节字所在的地址为非四字节对齐的地址。

8.根据权利要求6所述的装置，其特征在于，所述第一操作处理模块还用于根据所述识别模块的识别结果，在待读取的四字节字所在的地址为四字节对齐的地址N时，直接从所述地址N读取第四个32位整数素。

9.根据权利要求6、7或8所述的装置，其特征在于，还包括：

插值处理模块，用于对所述第一操作处理模块和/或所述第三操作处理模块处理得到的两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。

10.一种解码器，包括熵解码模块、反扫描模块、反量化模块、反余弦变换模块、运动补偿模块与加法器，其特征在于，所述运动补偿模块包括权利要求6至9任意一项所述的四字节字的读取处理装置。