[发明专利]制造半导体器件的方法及图案形成方法

说明书

技术领域

本发明涉及一种制造半导体器件的方法及形成图案的方法。具体地，本发明涉及利用双图案化方法(double-patterning method)来制造半导体器件的方法及形成图案的方法。

背景技术

为了制造半导体器件，通过使用光刻技术形成精细的图案等来进行精细的制造工艺。

在前述工艺中，首先，由感光材料制成的抗蚀剂膜形成在作为微制造工艺的目标物的表面上。然后，图案图像通过进行曝光而转印到抗蚀剂膜。接着，对转印有图案图像的抗蚀剂膜进行显影以从抗蚀剂膜形成抗蚀剂图案。此外，例如通过使用抗蚀剂图案作为掩模的蚀刻来进行微图案化。

此外，使用前述抗蚀剂图案作为掩模进行离子注入以将杂质注入到半导体层等上。

在此工艺中，抗蚀剂膜使用负型或正型的抗蚀剂材料形成。对于负型抗蚀剂材料，图案图像转印到抗蚀剂膜的部分不溶解于显影剂。对于正型抗蚀剂材料，图案图像转印到抗蚀剂膜的部分溶解到显影剂。

为了使半导体器件进一步微型化，提出了双图案化方法(例如，参照Sungkoo Lee等，“Double exposure technology using silicon containing materials”，SPIE 2006 6153卷61531K-7(2006)；Mircea Dusa等，“Pitch Doubling Through Dual Patterning Lithography Challenges in Integration and Litho Budgets”，SPIE 2007 6520卷，65200G-2(2007)；以及Jo Finders 等，“Double patterning for 32nm and below：an update”，SPIE 2008 6924卷692408-12(2008))。

在双图案化方法中，抗蚀剂图案通过分成多个层而形成，多个抗蚀剂图案在诸如蚀刻的其它工艺中用作掩模。

例如，在双图案化方法中，第一层的抗蚀剂图案用相同的间隔形成，然后处理的目标层通过使用此抗蚀剂图案作为掩模的蚀刻工艺而被图案化。然后，第二层的抗蚀剂图案也用相同的间隔形成，以使得第一层的抗蚀剂图案偏移半个周期。此外，使用此抗蚀剂图案作为掩模来进行蚀刻。结果，与单图案化工艺(single patterning process)相比，图案能够以适当的方式精细地形成。

此外，还提出了层叠多个抗蚀剂图案的方法。

然而，在此情况下，为了在下面的抗蚀剂图案上形成上面的抗蚀剂图案，下面的抗蚀剂图案可能会被包含在上面的抗蚀剂材料中的溶剂溶解。此外，下面的抗蚀剂图案可能会被用于显影上面的抗蚀剂图案的显影剂溶解。因此，可能难于形成具有高精确性的图案。

为了解决这种困难，提出了在形成上面的抗蚀剂图案之前使下面的抗蚀剂图案不溶解的方法(例如，参照JP-A-2007-310086、JP-A-2008-257170、JP-A-2009-015194和JP-A-2008-281825)。

发明内容

然而，在前述的不溶解方法中，由于需要专用的材料或设备，成本会不利地增加。

作为固化抗蚀剂图案的方法，诸如UV固化或等离子体曝光等的工艺在本领域中是公知的。然而，在这些方法中，抗蚀剂图案的形状会由于热剪切(heat shearing)而变形。由于难以以恒定的条件处理晶片的整个表面或层叠多个抗蚀剂图案，所以难以获得所要求的不溶解能力。

具体地，在UV固化中，由于从Hg灯光源照射宽带的光，所以难以获得抗蚀剂图案对抗蚀剂溶剂或显影剂的足够的不溶解性。此外，由于宽带的光，膜温度会通过光吸收而上升，图案会变形。此外，还带来诸如生成排出气体或需要专用设备的一些缺点。

因此，难以高效地制造半导体器件或实现成本的减少。

因此，期望提供一种制造半导体器件的方法以及图案形成方法，通过该些方法能够提高制造效率并能够容易地实现成本的减少。