[发明专利]实现源体欧姆接触的SOI MOS器件制作方法

说明书

技术领域

本发明涉及一种MOS(Metal Oxide Semiconductor)结构的制作方法，尤其是一种通过硅化物工艺实现源体欧姆接触的SOI MOS器件制作方法，属于半导体制造技术领域。

背景技术

SOI(Silicon On Insulator)是指绝缘体上硅技术。在SOI技术中，器件仅制造于表层很薄的硅膜中，器件与衬底之间由一层隐埋氧化层隔开，正是这种结构使得SOI技术具有了体硅无法比拟的优点。寄生电容小，使得SOI器件拥有高速度和低功耗。SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。随着器件尺寸的不断缩小，SOI技术极有可能替代体硅成为Si技术的首选。

SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS(PDSOI)和全耗尽SOI MOS(FDSOI)。一般来说全耗尽SOI MOS顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面全耗尽SOI MOS阈值电压不易控制。因此目前普遍采用的还是部分耗尽SOI MOS。

部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性曲线I_dV_d有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设计时应尽量抑制。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。

为了解决部分耗尽SOI NMOS，通常采用体接触(body contact)的方法将“体”接固定电位(源端或地)，如图1a-1b所示，为传统T型栅结构体接触，在T型栅的一端形成的P⁺注入区与栅下面的P型体区相连，MOS器件工作时，体区积累的载流子通过P⁺通道泄放，达到降低体区电势的目的，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电学性能并且增大了器件面积。

鉴于此，本发明为了抑制SOI MOS器件中的浮体效应，提出一种新型的MOS结构的制作工艺，该工艺简单易行与集成电路工艺相兼容。

发明内容

本发明要解决的技术问题在于提供一种实现源体欧姆接触的SOI MOS器件制作方法，通过硅化物工艺有效抑制SOI浮体效应。

为了解决上述技术问题，本发明采用如下技术方案：

一种实现源体欧姆接触的SOI MOS器件制作方法，包括以下步骤：

步骤一、在具有绝缘埋层的Si材料上制作浅沟槽隔离结构，隔离出有源区，并在有源区上制作栅区；

步骤二、进行高剂量的源区轻掺杂和漏区轻掺杂，形成高浓度的轻掺杂N型源区和轻掺杂N型漏区，所述高剂量的源区轻掺杂和漏区轻掺杂注入剂量达到1e15/cm²的量级，所述高浓度的轻掺杂N型源区和轻掺杂N型漏区的浓度达到1e19/cm³的量级；

步骤三、在所述栅区周围制备绝缘侧墙隔离结构，然后进行源区和漏区离子注入，形成N型Si材料源区和N型漏区，在它们之间形成体区；

步骤四、采用一道在所述N型Si材料源区的位置设有开口的掩膜版，经由该掩膜版以倾斜的方式进行大角度重掺杂P离子注入，控制P离子注入至所述N型Si材料源区与体区之间，从而形成重掺杂的P型区；进行所述大角度重掺杂P离子注入时以垂直于所述N型Si材料源区表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内；

步骤五、在所述N型Si材料源区表面形成一层金属，然后通过热处理使该金属与其下的Si材料反应生成硅化物，直至生成的硅化物与所述绝缘埋层接触，而剩余的未与该金属反应的Si材料成为N型Si区，生成的硅化物和N型Si区构成N型源区，重掺杂的P型区与生成的硅化物形成欧姆接触，并分别与所述绝缘埋层、体区、N型源区的N型Si区和硅化物接触，最终完成MOS器件结构。