[发明专利]数据存储单元的辅助写入操作

说明书

技术领域

本发明的领域涉及数据存储装置及操作此类装置的方法，且尤其涉及在执行数据存储器存取操作以辅助这些存取操作时使用的技术。

背景技术

越来越需要构建与原有设计相比更小且耗电更少并同时保持高性能的数据存储装置。正在开发新的技术，其允许减小组成每一存储单元的个别晶体管的尺寸。然而，随着存储单元尺寸减小，个别存储单元之间的行为变化倾向于增加，且此可对操作的可预测性产生不利影响。个别存储单元的操作的此变化可能在试图以高速运行存储装置以满足性能要求时导致故障率显著增加。还常出现以下状况，希望使用存储装置的较低电源电压以降低功耗，但是这可能进一步增大在个别存储单元内操作失败的可能性。因此，在现代技术中，变得越来越难以生产诸如内存(memory)装置的数据存储装置，其中个别单元具有所需的稳定性以确保有效保持数据(稳定性常按照静态噪声容限(SNM)来测量)，同时还具有所需的写入能力(WM)以确保可在允许写入操作的时间段内将新数据值存储于单元中。

面对这些问题，已开发各种辅助机构，其试图当在这些单元上执行写入及读取操作时，辅助个别内存单元正确操作。例如，由K Zhang等人(Intel)在ISSCC 2005，Session 26中公开的论文“A 3-GHz 70Mb SRAM 65nm CMOS Technology with Integrated Column-Based Dynamic Power Supply”描述了六晶体管SRAM单元(常称为6T SRAM单元)，其在所有条件下均为稳定的，但需要写入辅助(WA)电路来改善写入时个别单元正确操作的可能性。图1中示意地展示了此论文所公开了的写入辅助电路，且该电路是基于以下构思：就在写入操作之前降低至经寻址内存单元的供应电压，该较低的供应电压降低内存单元的稳定性，且因此使其更易于写入。

图1展示内存单元240、242、244、246、248、250、252及254的阵列，该阵列与内存阵列的特定列复用器260相关联而提供。每一行都由字线200、202寻址，且每一列都具有供应电压线230、232、234及236所提供的电源电压。如现有技术中已知，每一列还具有与其相关联的位线对210、212、214、216、218、220、222及224。根据提供至内存装置的地址，识别内存装置内的行及列，其中经寻址的内存单元为在经识别的行与列之间的交叉点上的内存单元。对于读取操作而言，选择与所选行相关联的字线200、202以启用单元行，且随后，列复用器260向感测放大器270输出与所选列相关联的该对位线的电压的指示，以允许感测放大器检测存储于经寻址的内存单元中的值。对于写入操作而言，以相同方式启用字线，且随后放电与所选列相关联的位线对中的一个上的电压，以识别待存储于经寻址的内存单元中的数据值。在此设计中，提供了复用器，其可在主供应电压与所提供的特别产生的较低列供应电压之间选择。就在写入操作之前，驱动与所选列相关联的相关复用器以选择降低的列供应电压作为该列的供应电压线的电压输出。

以上设计的问题在于，其需要专用的电压产生器来产生额外降低的列供应，且需要将该专用的电压产生器纳入内存装置的设计之中，或需要用附加金属线将其提供在外部，该附加金属线被提供以自该电压产生器路由电压供应。对于内存装置的高度或宽度的任何改变，各种列供应电压线上所观测到的电容将改变，且这将通常需要重新设计或调谐用以产生额外列供应电压的电压产生器，以确保可在对经寻址的内存单元写入产生之前所允许的短时间段中足够快速地降低列供应电压线上的电压。这些电压产生器还将对温度及电压变化敏感，这可能需要加入校正电路。

除了这些问题之外，在经设计用于低功率应用的内存装置中，附加电压产生器的存在导致显著的功耗，因为必须始终维持附加电压供应以使得在任何写入操作之前可获得供应电压。

还具有难以切换状态的其它类型的存储单元为包含设置于反馈回路中的反相器的标准锁存单元。图2展示现有技术的此类单元的实例，此单元包含用于允许连贯地写入锁存器的装置。此装置包含晶体管310及晶体管320，该晶体管接收与传输门340所接收时钟信号相同的时钟信号，因此当传输门启用且存储锁存器开启(open)并可接收值时，反相器330掉电，以使得可将值写入反馈回路。当传输门关闭(close)时，反相器330得以供电且反馈回路存储该值。此机构的缺陷在于，其为每一存储单元添加了两个附加晶体管。

期望能够提供一种机构，以使得能够连贯地写入存储单元，而无需添加过多附加电路且不过度影响其它邻近存储单元的稳定性。

发明内容