[发明专利]集成电路结构

说明书

技术领域

本发明涉及一种集成电路结构，特别涉及一种集成电路的电源供应结构。

背景技术

对于集成电路的操作而言，必须适当的供应及分配电源。对此需要有适当的操作电压VDD及VSS的分配。图1是一半导体芯片的俯视图，其示出用以分配芯片的操作电压VDD及VSS的配电系统。VDD线10形成一格网(mesh)，其分布于整个各自的芯片且载有操作电压VDD。VSS线14也形成一格网，其分布于整个各自的芯片且载有操作电压VSS。VDD焊盘12及VSS焊盘16形成于各自的半导体芯片的上表面，以从芯片外侧分别接收电压VDD及电压VSS。

在形成具有小尺寸的电路的先进技术中，设计的复杂度大幅性增加，而引发高电力耗损。因此，需要大量的电源焊盘12及16来供应内部电路电流。另外，需要密集的电源格网，使电源电压降(IR drop)最小化。由于受限于焊盘间距(pad-pitch)，无法缩小焊盘12及16的尺寸，焊盘12及16占用了大量的芯片面积，其约占了20％至30％甚至更大。另外，电源格网占用了重要的布线资源，此明显增加了芯片尺寸及制造成本。

图2是一芯片的剖面示意图，其示出电源如何经由凸块(bump)18、电源焊盘12及16、电源格网10及14以及相连的金属线22及介层窗(via)24而供应至晶体管28。需注意的是电源在抵达晶体管28之前须通过多个金属线及介层窗。因此电源格网10及14与晶体管28之间的有效电阻值包含金属线22及叠置介层窗24的电阻值，其高达几十欧姆，因而提高电流-电阻(current-resistance，IR)所造成的压降。图1及图2所示的公知电源供应系统的另一问题在于叠置金属线22及叠置介层窗24占了原本可使用于布线的芯片面积，其妨碍了信号布线并且变得拥塞。

发明内容

本发明的目的在于克服现有技术中的上述缺陷。

根据本发明一实施例，一种集成电路结构，包括：一芯片，包括一基底；以及一电源分配网络。电源分配网络包括：多个电源硅通孔电极，穿过基底，其中电源硅通孔电极构成一栅网；以及多个金属线，位于一底层金属化层中，其中金属线将电源硅通孔电极耦接至位于基底上的集成电路装置。

根据本发明另一实施例，一种集成电路结构，包括：

一芯片，包括一半导体基底；多个第一VDD硅通孔电极，穿过半导体基底；多个第一VSS硅通孔电极，穿过半导体基底，其中第一VDD硅通孔电极及第一VSS硅通孔电极形成一第一栅网，且在第一栅网的每一行及每一列中呈现交替排列图案；一晶体管，位于半导体基底的一前侧上；多个第一重布局线，位于半导体基底的一相对于前侧的背侧上，其中每一第一重布局线电性耦接至部分的第一VDD硅通孔电极；以及多个第二重布局线，位于半导体基底的背侧上，其中每一第二重布局线电性耦接至部分的第一VSS硅通孔电极。

本发明的优点包括了降低芯片面积使用、降低电源布线所造成信号布线的阻碍、以及降低电源电压降(IR drop)。

附图说明

图1示出公知电源格网俯视图。

图2示出公知电源格网的局部剖面示意图。

图3A至图3B示出根据本发明一实施例的芯片背侧示意图，其中电源栅网由多个硅通孔电极所构成。

图4示出根据本发明一实施例的芯片背侧示意图，其中重布局线加入于图3的结构中。

图5示出图3的结构的剖面示意图。

图6A至图6B及图7示出用于具有一个以上功能区块的芯片的电源供应系统。

图8示出传导电源的电源硅通孔电极的局部配置。

图9示出具有硅通孔电极的电源栅网的设计方法流程图。

图10及图14-图19示出设置电源硅通孔电极的方法流程图。

图11示出芯片代表及各自电源硅通孔电极的划分示意图。

图12示出具有次区域及多个巨集的芯片代表。

图13示出次区域及位于次区域内的巨集。

图20A及图20B示出环绕一巨集的电源硅通孔电极以及各自的重布局线的放大图。

其中，附图标记说明如下：

公知

10～VDD线；

12～VDD焊盘；

14～VSS线；

16～VSS焊盘；

18～凸块；

22～金属线；

24～介层窗；

28～晶体管。

实施例

30、32、30_1、30_2、32_1、32_2、30_4、30_5、32_4、32_5～硅通孔电极；

34～基底；

35、60、62～金属线；

38～点；