[发明专利]使用FinFET的非易失性存储器件及其制造方法

说明书

技术领域

本发明涉及一种非易失性存储器件及其制造方法，更具体地，涉及其中使用FinFET(鳍式场效应晶体管)的非易失性存储器件及其制造方法。

背景技术

非易失性存储器(Nonvolatile Memory，NVM)由于可以在断电状态下保持数据信息而有着广泛的应用。典型的非易失存储器包括含有浮栅的MOSFET(金属氧化物半导体场效应晶体管)，利用浮栅中存储的电荷数量的不同来表示数字0或1。

通常，非易失性存储器按照将多个单元以阵列排列的方式来设置，以提供所需的存储容量。对于特定的芯片面积，存储密度越高，则存储容量越大。非易失性存储器的存储容量一方面取决于新颖的器件架构(主要是指单元尺寸的减小)，另一方面取决微电子加工技术的进步(主要是指实际上可以达到的最小特征尺寸的减小)。

然而，随着MOSFET的尺寸按比例缩小，将产生短沟道效应。

在Chenming Hu等人的美国专利US6,413,802中公开了在SOI(Semiconductor On Insulator，绝缘体上半导体)上形成的FinFET，包括在半导体材料的鳍片(Fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各侧上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，从而可以抑制短沟道效应。

本发明人在美国专利US7,087,952提出了一种使用FinFET的非易失性存储器件，包括位于半导体鳍片一侧上的控制栅以及位于半导体鳍片相对的另一侧上的浮栅。

在浮栅型存储器中，电荷从衬底隧穿通过浮栅介质层，到达并储存在浮栅中，在未供电的情况下仍然可以保存。电荷的数量影响FinFET的阈值电压(Vth)，从而可以区分逻辑值1或0。

该非易失性存储器件利用FinFET减小了短沟道效应对阈值电压的不利影响，并因此改善了存储器件的可靠性和耐用性。

然而，该非易失性存储器件的控制栅和浮栅均在前端工艺形成，使得工艺的复杂度增加，并因此提高了器件的成本。

发明内容

本发明的目的是提供一种可以低成本制造的使用FinFET的非易失性存储器件及其制造方法。

根据本发明的一方面，提供一种非易失性存储器，包括：半导体鳍片，位于绝缘层上方；沟道区，位于所述半导体鳍片的中间；源/漏区，位于所述半导体鳍片两端；浮栅，位于所述半导体鳍片的第一侧，并朝着远离所述半导体鳍片的方向延伸；以及第一控制栅，位于所述浮栅的顶部或围绕所述浮栅的顶部和侧壁。

根据本发明的又一方面，提供一种制造非易失性存储器的方法，包括以下步骤：

a)在绝缘层上方形成半导体鳍片；

b)沿着所述半导体鳍片的第一侧形成浮栅，所述浮栅朝着远离所述半导体鳍片的方向延伸；

c)在所述半导体鳍片两端形成源/漏区；以及

d)在所述浮栅的顶部或围绕所述浮栅的顶部和侧壁形成第一控制栅。

本发明的非易失存储器件利用FinFET抑制了短沟道效应，从而可以提高存储密度。并且，在前端工艺中按照与常规FinFET中的栅极相同的方式形成浮栅，然后，在后端工艺中按照与常规的通道(via)和互连(interconnect)工艺兼容的方式形成控制栅。

由于在前端工艺中没有引入附加的掩模以及淀积和光刻步骤，仅仅修改了后端工艺，其中引入了用于形成中间介质层的附加淀积和平面化步骤。因此，显著地减小了用于形成非易失性存储器件的工艺的复杂度，并且相应地降低了器件的成本。

此外，按照本发明实施例的优选方案，通过分别在鳍片的两侧形成常规FinFET的栅极以及非易失性存储器件的浮栅及控制栅，提供了双功能FET双功能晶体管，其中利用外部引线的变化来选择器件的功能。

附图说明

图1至9、10A、10B、11-12、13A-13C、14A、14B、15A、15B示出了根据本发明的第一实施例的非易失性存储器的制造方法的各个阶段的示意图。

图16A和16B示出了根据本发明的第二实施例的非易失性存储器的示意图。

图17示出了根据本发明的双功能晶体管的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。