[发明专利]CMOS输入缓冲电路

权利要求书

1.一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：

被供给CMOS电平的电压的电源端子VDD及基准端子GND；

第一耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述输出端子连接；

第一PMOS晶体管，其源极与所述第一耗尽型NMOS晶体管的源极连接，漏极与所述输出端子连接，栅极与所述输入端子连接；以及

NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出端子连接。

2.如权利要求1所述的CMOS输入缓冲电路，其特征在于：

在所述CMOS输入缓冲电路的所述输入端子和所述输出端子设有电平移位电路。

3.如权利要求1所述的CMOS输入缓冲电路，其特征在于包括：

从基准电压输出端子输出基准电压的基准电压电路；

第二PMOS晶体管，其漏极与所述输出端子连接，栅极与所述输入端子连接；以及

第二耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，源极与所述第二PMOS晶体管的源极连接，栅极与所述基准电压输出端子连接。

4.如权利要求3所述的CMOS输入缓冲电路，其特征在于：

所述基准电压电路包括：

第三耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述基准端子GND连接，源极与所述基准电压输出端子连接；以及

设于所述基准电压输出端子和所述基准端子GND之间的1个以上的饱和接线的MOS晶体管。

5.一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：

被供给CMOS电平的电压的电源端子VDD及基准端子GND；

NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出端子连接；

第一PMOS晶体管，其源极与所述电源端子VDD连接，漏极与所述输出端子连接；

第二PMOS晶体管，其源极与所述电源端子VDD连接，漏极与所述第一PMOS晶体管的栅极连接，栅极与所述输出端子连接；

第三PMOS晶体管，其漏极与所述基准端子GND连接，栅极与所述输入端子连接；以及

耗尽型NMOS晶体管，其源极与所述第三PMOS晶体管的源极连接，漏极与所述第二PMOS晶体管的漏极连接，栅极与基准电压连接。

6.如权利要求5所述的CMOS输入缓冲电路，其特征在于：

输出所述基准电压的电路包括：

第二耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述基准端子GND连接，源极与基准电压输出端子连接；和

设于所述基准电压输出端子与所述基准端子GND之间的1个以上的饱和接线的MOS晶体管。

7.如权利要求5所述的CMOS输入缓冲电路，其特征在于：

所述基准电压为所述基准端子GND的电压。

8.一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：

被供给CMOS电平的电压的电源端子VDD及基准端子GND，以及反相器电路，

其中反相器电路包括：

耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述基准端子GND连接；

PMOS晶体管，其源极与所述耗尽型NMOS晶体管的源极连接，漏极与输出节点连接，栅极与所述输入端子连接；以及

NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出节点连接，

在所述反相器电路的所述输入端子与所述输出节点设有电平移位电路。

9.一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：

被供给CMOS电平的电压的电源端子VDD及基准端子GND；

NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出端子连接；

第一PMOS晶体管，其源极与所述电源端子VDD连接，漏极与所述输出端子连接；

第二PMOS晶体管，其源极与所述电源端子VDD连接，漏极与第一恒流电路连接，栅极与所述NMOS晶体管的漏极连接；

第一恒流电路，一端与所述第一PMOS晶体管的栅极连接，另一端与所述第二PMOS晶体管的漏极连接；

第二恒流电路，一端与所述输入端子连接，另一端与所述基准端子GND连接；

耗尽型NMOS晶体管，其源极与所述第二恒流电路连接，漏极与所述第一PMOS晶体管的栅极与连接，栅极与所述基准端子GND连接。