[发明专利]浅沟槽隔离结构及于其内形成底部孔洞的方法

说明书

技术领域

本发明是关于一种半导体装置的制造方法，且特别是关于一种于浅沟槽隔离结构中形成底部孔洞的方法。

背景技术

间隙与沟槽(例如在浅沟槽隔离结构中出现的间隙与沟槽)通常用于半导体装置上的电性隔离组件。浅沟槽隔离结构可包含形成于半导体基板的隔离区内的沟槽或间隙，半导体基板的隔离区是由介电材料填满以防止附近组件结构(例如：晶体管、二极管…等)的电性耦合。随着集成电路上组件密度的持续提升，组件结构间的距离与大小逐渐缩减。然而，浅沟槽隔离结构的垂直高度的缩减速度通常较其水平宽度为慢，导致间隙与沟槽具有较大的高度与宽度比(例如：较高的高宽比)。

虽然具有制造更高的高宽比组件结构的能力，而能于半导体芯片基板的同一表面上容纳更多用以封装的结构(晶体管、电容、二极管…等)，但亦会产生若干制造上的问题。举例而言，难以在不产生随机空洞或缝隙的状况下，完成充填间隙与沟槽结构的充填制程。为了尽量减低电噪声与漏电流，有必要使用介电材料(例如：氧化硅)来充填间隙与沟槽，以使邻近的组件结构间得以彼此电性隔离。随着高宽比的提升，越加难以在充填深而窄的沟槽时，不在用以充填沟槽的介电材料内产生空洞或缝隙。

然而，由浅沟槽隔离沉积制程与绝缘效果的观点来看，形成在邻近沟槽底部的多个孔洞是可被接受且具有良好绝缘效果，因为孔洞所包含的空气的介电常数仅为1。然而，最近用以形成邻近沟槽底部的孔洞的制程可能具有问题。举例而言，前述这些孔洞的大小、形状、位置以及密度并非完全一致，这会导致无法预测且不一致的介电层后沉积制程，例如非均匀蚀刻、研磨、退火…等。形成于成品组件内的孔洞，亦会造成组件结构中间隙与沟槽的介电质量的差异。由于电串扰、电荷泄漏，甚至是装置中的短路，会导致不稳定且劣质的组件效能。

基于前述与后续实施方式中所显现的原因，亟待业界改进于沟槽和间隙中形成底部孔洞的制程，以避免已知技术中所出现的问题。

发明内容

本发明的目的在于提供一种用以形成浅沟槽隔离结构的方法及浅沟槽隔离结构，可以避免已知技术中所出现的问题。

根据本发明的一实施方式，本发明关于一种用以形成浅沟槽隔离结构的方法。前述方法包含以下步骤：(a)提供基板；(b)形成沟槽于基板内，沟槽具有第一侧壁以及相对于第一侧壁的第二侧壁，第一侧壁与第二侧壁向下延伸至沟槽的底部；(c)沉积绝缘材料以共同形成第一侧壁、第二侧壁以及沟槽的底部的衬垫层；(d)回蚀刻绝缘材料中邻近沟槽的顶部以及沟槽的底部的部分；(e)继续沉积绝缘材料以形成第一侧壁、第二侧壁以及沟槽的底部的衬垫层，且利用足以使第一突出绝缘材料与第二突出绝缘材料逐渐接近的速度来沉积，其中第一突出绝缘材料沉积于第一侧壁上，而第二突出绝缘材料沉积于第二侧壁上；(f)重复步骤(d)与(e)以使第一突出绝缘材料与第二突出绝缘材料邻接，从而形成邻近沟槽底部的孔洞。

根据本发明的另一实施方式，本发明关于一种浅沟槽隔离结构，其包含半导体基板、沟槽、第一突出绝缘材料以及第二突出绝缘材料。沟槽具有第一侧壁以及相对于第一侧壁的第二侧壁，第一侧壁与第二侧壁向下延伸至沟槽的底部。第一突出绝缘材料沉积于第一侧壁上。第二突出绝缘材料沉积于第二侧壁上。其中第一突出绝缘材料与第二突出绝缘材料邻接，并形成邻近沟槽底部的孔洞。

根据本发明一实施例，在浅沟槽隔离结构中形成底部孔洞的方法可被广泛地应用，诸如应用于需要隔离区来使某一组件区以及与其相邻的组件区彼此隔离的状况。本发明实施例的方法特别益于形成具有大高宽比的沟槽、间隙等的基板。形成在邻近沟槽底部的多个孔洞具有良好绝缘效果，这是基于孔洞所包含的空气的介电常数仅为1。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1至图6是绘示依照本发明一实施方式的一种用以形成浅沟槽隔离结构的不同制程步骤中的结构剖面图。

【主要组件符号说明】

2：半导体基板        18A：第一倾斜侧壁

4：垫氧化层          18B：第二倾斜侧壁

6：氮化硅层          20：沟槽顶端角

8：第二硬罩幕层      22：沟槽底端角

10：光阻层           24：氧化层

12：开口             24A：第一突出部分