[发明专利]半导体结构及其制作方法

说明书

技术领域

本发明有关于一种半导体结构，主要于基材内设置有一隔离槽，以缩减半导体元件内的高压井区及/或深埋层的大小。

背景技术

请参阅图1，为现有半导体封装结构的俯视图。如图所示，半导体封装结构10为一种系统级封装(SiP，System in Package)，主要包括有一基板11、一第一芯片13及一第二芯片15，其中第一芯片13及第二芯片15都设置在基板11上，并透过导线17进行第一芯片13、第二芯片15及基板11之间的电性连接，而后再对第一芯片13及第二芯片15进行封装。

透过上述的方式可将两个或两个以上不同的芯片进行电性连接及封装，并可将不同工作电压的芯片整合在一起。然而上述的构造仍存在有许多的问题，第一芯片13及第二芯片15毕竟是不同的两个芯片，将第一芯片13及第二芯片15封装成半导体封装结构10还是不能有效解决体积过大的问题。此外第一芯片13、第二芯片15及基板11间主要是透过导线17进行电性连接，当电源信号在导线17上传送时，将会有寄生电容的产生，并第一芯片13及第二芯片15的使用及操作造成影响。

针对上述系统级封装的缺点进行改良，而有了新的SOI(Silicon On Insulator)结构的出现，SOI结构主要是在硅基材表面形成绝缘的氧化硅，并于氧化硅上形成多个半导体元件，且各个半导体元件不相互接触。借此各个半导体元件将可以不同的工作电压进行驱动，并可减低各个半导体元件的工作电压互相干扰，然而SOI结构的制作成本较高不利于降低制程成本。

请参阅图2，为现有半导体结构的剖面示意图。如图所示，现有半导体结构20包括有一基材21、一第一半导体元件区23及一第二半导体元件区25，其中第一半导体元件区23及第二半导体元件区25都设置在基材11上。

第一半导体元件区23及第二半导体元件区25位于同一个基材21上，且基材21上连接有一电压V。当第一半导体元件区23及第二半导体元件区25的工作电压与电压V的差距较大时，则要在第一半导体元件区23与基材21之间设置有一第一隔离层231，并于第二半导体元件区25与基材21之间设置有一第二隔离层251。

第一半导体元件区23的工作电压约为第一工作电压，而第二半导体元件区25的工作电压约为第二工作电压，且第一工作电压与第二工作电压的大小不同。在本实施例中第二工作电压与电压V的压差较大，因此，第二隔离层233的大小及宽度都要大于第一隔离层231，才有办法将基材21所连接的电压V与第二半导体元件区25的第二工作电压隔离。

透过第一隔离层231及第二隔离层251的设置虽然可以隔离第一半导体元件区23、第二半导体元件区25及基材21。然而随着第一工作电压及/或第二工作电压与电压V的压差的增加，必须增加第一隔离层231及/或第二隔离层233的大小及宽度，并进行电压的隔离，如此一来将会导致半导体结构20的面积无法有效的缩小。

发明内容

本发明的主要目的在于提供一种半导体结构，主要透过隔离槽将设置有第一半导体元件及第二半导体元件的基材区隔成两个区块，并可在不同的基材上连接不同大小的电压，借此将可避免基材上的电压对第一半导体元件及/或第二半导体元件造成干扰。

本发明的次要目的在于提供一种半导体结构，其中隔离槽将基材区隔成第一基材及第二基材，第一半导体元件设置于第一基材，而第二半导体元件则设置于第二基材，在使用时第一基材及第二基材可连接不同大小的电压，并可缩小第一半导体元件与第一基材之间的电压差及第二半导体元件与第二基材之间的电压差，借此以缩减高压井区及/或深埋层的宽度。

本发明的又一目的在于提供一种半导体结构，主要透过隔离槽将基材进行区隔，并可于隔离槽内设置有一绝缘材料，借此将有利于对不同区块的基材进行隔离，同时也有利于维持基材本身的结构。

本发明的又一目的在于提供一种半导体结构，可将一承载基板与半导体结构的上表面相连接，并可以承载基板支撑半导体结构，以避免半导体结构在隔离槽的设置位置上断裂。

为达成上述目的，本发明提供一种半导体结构，包括有：至少一隔离槽，设置于一基材内，并用以将基材区隔为一第一基材及一第二基材，且第一基材及第二基材分别连接不同大小的电压；至少一第一半导体元件，设置于第一基材上；及至少一第二半导体元件，设置于第二基材上。

其中，该隔离槽内设置有一绝缘材质。

其中，该第一半导体元件为一低电压金氧半导场效晶体管，该第二半导体元件为一高电压金氧半导场效晶体管，该第一基材连接一第一电压，该第二基材连接一第二电压，且该第一电压小于该第二电压。