[发明专利]一种垂直结构的半导体存储器及其制造方法

权利要求书

1.一种垂直结构的半导体存储器，包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底上形成的具有第二种掺杂类型的漏区和源区；

其特征在于，还包括：

在所述半导体衬底内形成的介于所述源区和漏区之间的垂直沟道区域；

覆盖所述垂直沟道区域形成的第一层绝缘薄膜；

在所述第一层绝缘薄膜上下两侧形成的第二层绝缘薄膜；

覆盖所述第二层绝缘薄膜形成的两个作为电荷存储节点的由第一种导电材料形成的浮栅区；

覆盖所述源区、漏区、第一层绝缘薄膜、第二层绝缘薄膜和浮栅区形成的第三层绝缘薄膜；

覆盖所述第三层绝缘薄膜形成的由第二种导电材料形成的第二层导电薄膜。

2.根据权利要求1所述的半导体存储器，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

3.根据权利要求1所述的半导体存储器，其特征在于，所述的第一层绝缘薄膜为氧化硅或氮化硅，其厚度为10-100纳米。

4.根据权利要求1所述的半导体存储器，其特征在于，所述的第二层绝缘薄膜为氧化硅、高k材料中的一种或两种，其厚度为0.1-10纳米。

5.根据权利要求1所述的半导体存储器，其特征在于，所述的第一种导电材料为氮化钛或氮化钽，或者为掺杂的多晶硅，其形成的导体层的厚度为2-50纳米。

6.根据权利要求1所述的半导体存储器，其特征在于，所述的第二种导电材料为掺杂的多晶硅，其形成的导电层的厚度为20-150纳米。

7.一种垂直结构的半导体存储器的制造方法，其特征在于，包括如下步骤：

提供一个具有第一种掺杂类型的半导体衬底；

刻蚀所述半导体衬底形成器件的垂直沟道区域；

形成第一层绝缘薄膜；

形成第二层绝缘薄膜；

刻蚀所述第二层绝缘薄膜形成侧墙结构；

刻蚀所述第一层绝缘薄膜形成漏区、源区需掺杂的图形；

形成具有第二种掺杂类型的源区和漏区；

刻蚀所述第一层绝缘薄膜形成纵向的和横向的凹槽；

形成第三层绝缘薄膜；

形成第一层导电薄膜；

刻蚀所述第一层导电薄膜、第三层绝缘薄膜形成器件的浮栅区；

剥除剩余的第二层绝缘薄膜；

形成第四层绝缘薄膜；

形成第二层导电薄膜；

刻蚀所述第二层导电薄膜形成器件的控制栅极。

8.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

9.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第一层绝缘薄膜为氧化硅或氮化硅，其厚度为10-100纳米。

10.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第二层绝缘薄膜为氮化硅，其厚度为20-200纳米。

11.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第三层绝缘薄膜为氧化硅、高k材料中的一种或两种，其厚度为0.1-10纳米。

12.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第四层绝缘薄膜为氧化硅，其厚度范围为1-10纳米。

13.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第一层导电薄膜为氮化钛或氮化钽，或者为掺杂的多晶硅，其厚度为2-50纳米。

14.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第二层导电薄膜为掺杂的多晶硅，其厚度为20-150纳米。

15.根据权利要求7所述的半导体存储器的制造方法，其特征在于，所述的第一种掺杂类型为n型，第二种掺杂类型为p型；或者，所述的第一种掺杂类型为p型，第二种掺杂类型为n型。