[发明专利]极大规模集成电路钨插塞CMP后表面洁净方法

说明书

技术领域

本发明属抛光液的使用方法，特别是涉及极大规模集成电路钨插塞CMP后表面洁净方法。

背景技术

目前，大规模集成电路的布线层数在不断增加，每一层都要求全局平面化，化学机械抛光(Chemical-Mechanical Polishing，简称CMP)是唯一能够实现全局平面化的方法。CMP的研究工作过去主要集中在美国以SEMTECH为主的联合体，在它的推动下CMP技术最早于1994年首先在美国进入工艺线应用。随后，日本于1995年初也开始将CMP工艺引入其0.5μm工艺线的氧化膜平面化工艺，1996年开始用于钨的平面化工艺，现已发展到全球，如欧洲的联合体JESS工，法国研究公司LETI和CNET，德国的FRALDHOFER研究所，亚洲的韩国和我国台湾地区也在加速研究与开发，并呈现出高竞争势头。钨CMP的技术存在一系列的复杂化学和机械的作用，有许多影响参数如压力与温度，pH值等，涉及到金属物理，固体物理，材料学和微电子技术等多种学科，还存在着许多亟待待解决的理论问题。

金属钨在高电流密度下，抗电子迁移好，不形成小丘，应力低，而且能够与硅形成很好的欧姆接触，所以可作为接触窗及介层洞的填充金属及扩散阻挡层。对于最小特征尺寸在0.35μm及以下的多层布线的每一层都必须进行全局平面化。化学机械抛光CMP是目前最好的也是唯一能实现全局平面化的技术。多层布线工艺中必须对介层洞外残留的钨进行CMP，达到全局平面化才能继续在上面布线，否则会导致导线断裂，造成严重的后果。所以材料表面的高度平坦化是实现多层布线的基础和关键技术之一。

极大规模集成电路表面高精密加工过程中化学机械抛光(CMP)的抛光液使用方法尤其重要。目前钨插塞抛光生产后，其表面能量高、表面张力大、残留抛光液分布不均、沾污金属离子等现象，从而造成后续加工中成本的提高及器件成品率的降低。

发明内容

本发明是为了解决极大规模集成电路多层布线钨插塞CMP后表面存在金属离子污染、抛光液难清洗问题，而公开一种简便易行、无污染的极大规模集成电路钨插塞CMP后表面洁净方法。

本发明极大规模集成电路钨插塞CMP后表面洁净方法步骤如下：

(1)水抛液的制备：取一定量的去离子水，加入活性剂、螯合剂、阻蚀(氧)剂，活性剂的加入量为15-30g/L，螯合剂的加入量为5-20g/L，阻蚀剂的加入量为1-60g/L；

(2)碱性CMP后立即使用上述水溶液采用1000g/min-4000g/min的流量进行水抛清洁，水抛时间为30s-3min。

所述的活性剂为天津晶岭微电子材料有限公司市售FA/O表面活性剂、Oπ-7((C₁₀H₂₁-C₆H₄-O-CH₂CH₂O)₇-H)、Oπ-10((C₁₀H₂₁-C₆H₄-O-CH₂CH₂O)₁₀-H)、O-20(C_12-18H_25-37-C₆H₄-O-CH₂CH₂O)₇₀-H)、聚氧乙烯仲烷基醇醚(JFC)的一种。

所述的螯合剂为乙二胺四乙酸四(四羟乙基乙二胺)。结构式如下：

所述的阻蚀(氧)剂为是六次甲基四胺或苯丙三氮唑，其中六次甲基四胺C₆H₁₂N₄，结构式：

苯丙三氮唑C₆H₅N₃，结构式：

本发明中采用技术的作用为：

钨插塞碱性抛光后表面存在能量高、表面张力大、残留抛光液分布不均、沾污金属离子等问题。当碱性抛光刚刚完成后，马上向水抛液中加入表面活性剂、螯合剂、阻蚀剂等，并采用大流量水抛的方法，可将残留的抛光液冲走防止局部继续反应，同时可通过物理吸附易清洗物迅速降低表面张力、形成单分子钝化膜防止局部腐蚀、并可使金属离子形成可溶的螯合物，从而达到洁净、完美的抛光表面。

本发明的有益效果和优点：