[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体结构及其制造方法，更具体地，涉及一种用于制造具有可变通孔尺寸的自对准通孔叠层(via stack)的方法以及利用所述方法制造出的具有可变通孔尺寸自对准通孔叠层的半导体结构。

背景技术

随着半导体器件相互间距的减小，通孔之上的金属连线导致了通孔-通孔(via-via)短路问题增加，因此对光刻工艺中通孔-金属(via-metal line)连线对准要求更高，这导致大量生产制造的成本变高。另一种方法是制造更小的通孔，但是这对光刻的要求进一步增大。

目前有一种自对准制造通孔叠层的方法，能够同时形成通孔和金属连线。同时形成的通孔和金属连线被称为通孔叠层。以下，将结合图1，对这种工艺以及存在的问题进行详细描述。图1(a)-(d)示出了一种制造自对准通孔叠层的示意图。这种自对准通孔叠层主要包括：刻蚀停止层1001、位于刻蚀停止层上的层间电介质ILD层1002、位于ILD层1002上的硬掩模HM(Hard Mask)层1003。如图1(a)所示，通过涂覆光致抗蚀剂1004，并对光致抗蚀剂进行图案化，使得保留下的光致抗蚀剂1004之间形成过孔。接着，如图1(b)所示，对HM层进行刻蚀以进一步在HM层中形成过孔，然后清洗去除剩余的光致抗蚀剂和刻蚀聚合物。如图1(c)所示，在完成过孔构图之后，再次覆盖光致抗蚀剂图案1005到硬掩模层上，以定义出将要形成的金属连线的图案。以ILD层1002上的HM1003以及光致抗蚀剂图案1005作为掩模进一步刻蚀直至ILD层1002内。如图1(d)所示为刻蚀形成的过孔，过孔上部的宽度大于下部的宽度。最后在形成的过孔中形成导电塞，导电塞的上部较宽，作为金属连线使用；导电塞的下部较窄，用于硅通孔中导电塞使用，通常与半导体结构上的互联结构电连接。这样就通过自对准技术形成通孔叠层结构。

然而，对于图1所示的自对准通孔叠层结构，由于不能自由改变通孔尺寸，仍可能引起短路问题。

发明内容

考虑到传统工艺的上述缺陷，本发明提出了带有可变尺寸的自对准通孔叠层结构的半导体结构。

根据本发明的第一方面，提出了一种半导体结构，包括：半导体衬底；局部互连结构，与半导体衬底连接；通孔叠层结构，与局部互连结构电连接；其中，通孔叠层结构包括：过孔，过孔包括上过孔和下过孔，上过孔的宽度大于下过孔的宽度；过孔侧墙，紧邻下过孔的内壁形成；绝缘层，覆盖过孔和过孔侧墙的表面形成；导电塞，形成于绝缘层围成的空间内，并与局部互连结构电连接。

优选地，过孔侧墙的厚度可以为5-100nm，过孔的底部宽度可以为30-500nm。

可选地，过孔侧墙紧邻过孔底部的内壁形成，也可以形成于下过孔的中部。

从过孔侧墙往下，导电塞的宽度与过孔侧墙的内壁相齐，因此，导电塞的宽度可以通过过孔侧墙的内壁间距来限定。

可选地，过孔侧墙可以由SiO₂、Si₃N₄、SiON、SiOF、SiCOH、SiO、SiCO、SiCON中的任一种形成。

导电塞进一步包括阻挡层和导电材料；阻挡层覆盖绝缘层的表面，导电材料形成于阻挡层围成的空间内。阻挡层可以由TiN、TaN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的一种或多种的组合形成。导电材料可以由W、Al、Cu、TiAl中的任一种形成。

本发明实施例中的过孔是通过自对准方式形成的。

根据本发明的另一方面，提供了一种半导体结构的制造方法，包括以下步骤：提供半导体衬底，半导体衬底上形成有局部互连结构；形成下过孔和过孔侧墙；形成上过孔；覆盖过孔和过孔侧墙形成绝缘层；在绝缘层围绕的空间内形成导电塞；其中，上过孔和下过孔形成过孔，导电塞与局部互连结构电连接。

可选地，形成下过孔和过孔侧墙的步骤可以包括：在局部互连结构上形成介质层；在介质层上采用第一掩模图案限定出需要形成的上过孔的宽度；采用第二掩模图案限定出需要形成的下过孔的宽度；以第二掩模图案为掩模，向下刻蚀介质层至局部互连结构，从而自对准形成与局部互连结构连通的下过孔；沿下过孔底部的内壁形成过孔侧墙。