[发明专利]用以调整集成电路设计的区域和全域图案密度的方法

说明书

技术领域

本发明涉及一种集成电路(integrated circuit，IC)设计方法，特别是涉及一种调整一IC设计的区域和全域图案密度的方法。

背景技术

在传统的IC设计制造技术中，图案密度变化可能导致设计问题。例如，RC-寄生效应的变化可能导致集成电路图案厚度方面的非均匀性与厚度。此外，RTA和热变性可能受到图案密度非均匀性的不利影响。

因此，需要一种在各种IC制造过程期间调整一IC设计的区域和全域图案密度的方法、系统和设备。

由此可见，上述现有的集成电路设计方法在制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。因此如何能创设一种新的集成电路设计方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的主要目的在于，克服现有的集成电路设计方法存在的缺陷，而提供一种新的集成电路设计方法，所要解决的技术问题是使电路设计的一新图案密度符合全域图案密度要求，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路设计方法，包括下列步骤：提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；根据该区域图案密度，对该邻近虚拟区域执行一区域虚拟插入；对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及根据一全域图案密度，对一非区域虚拟区域实施一全域虚拟插入。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路设计方法，还包含在所述执行区域虚拟插入步骤和所述实施全域虚拟插入步骤之前，对该多个功能区块执行另一虚拟插入。

前述的集成电路设计方法，其中所述的区域图案密度等于该多个功能区块其中之一的一图案密度。

前述的集成电路设计方法，其中所述的多个功能区块其中之一的该图案密度等于该多个功能区块其中之一的一平均图案密度。

前述的集成电路设计方法，其中所述的执行该区域虚拟插入的步骤包括在该邻近虚拟区域加入多个虚拟特征，及调整和重新定位该多个虚拟特征的至少其中之一。

前述的集成电路设计方法，其中所述的执行该区域虚拟插入的步骤包括在该邻近区域插入多个虚拟特征，以使该邻近虚拟区域具有一梯度密度图案。

前述的集成电路设计方法，其中所述的全域图案密度等于该多个功能区块的一平均图案密度。

前述的集成电路设计方法，依据所述多个功能区块的的个别区域，该全域图案密度等于该多个功能区块的一加权平均图案密度。

前述的集成电路设计方法，其中所述的全域图案密度等于该多个功能区块的多个图案密度的一中位数。

前述的集成电路设计方法，其中所述的预定距离的决定是基于一化学机械研磨工艺的一参数，其应用于具有该电路设计布局的一图案的一半导体基板。

前述的集成电路设计方法，其中所述的实施一全域虚拟插入的步骤包括：在上述执行该区域虚拟插入的步骤前，实施该全域虚拟插入。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电脑实施的集成电路设计方法，包括下列步骤：提供一电路设计布局，其具有多个功能区块；对每一个该多个功能区块，实施一第一虚拟插入；根据一全域图案密度，对该电路设计布局实施一第二虚拟插入；在该电路设计布局上，对一邻近虚拟区域和该多个功能区块的一邻近功能区块，确定一区域图案密度；及根据该区域图案密度，对该邻近虚拟区域实施一第三虚拟插入。

本发明的目的及解决其技术问题再采用以下技术方案来实现。依据本发明提出的一种集成电路(integrated circuit，IC)，包括：在该基板上的多个功能区块，其中一功能区块具有一特定图案密度P1；在与该多个功能区块其中之一相距一预定距离内的一邻近虚拟区域；及一非区域虚拟区域，其距离该多个功能区块的任何一个超过该预定距离，该非区域虚拟区域具有一全域图案密度P2，其中该邻近区域具有从P1变化至P2的一梯度图案密度。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明至少具有下列优点及有益效果：