[发明专利]处理器内指令级流水线控制方法及其系统

权利要求书

1.一种处理器内指令级流水线控制方法，其特征在于，包括：

步骤1，初始化发射序号寄存器和写回序号寄存器为相同初始值；

步骤2，在一个时钟周期内发射指令时，对于每条指令，以发射序号寄存器的值为基础值，按所述指令在本次发射中的顺序，生成指令的发射序号，并在所述指令中携带所述发射序号；

步骤3，在一个时钟周期的指令发射完成后，更新发射序号寄存器的值为发射的最后一个指令的发射序号加n，n为预设常量；

步骤4，指令进入功能部件被执行时，指令的发射序号保持不变；

步骤5，在一个时钟周期内写回指令时，以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号，按写回序号由小到大顺序，将发射序号和写回序号相同的指令的结果写回寄存器；

步骤6，在一个时钟周期的指令写回完成后，更新写回序号寄存器的值为写回的最后一个指令的发射序号加n，n为所述预设常量。

2.如权利要求1所述的处理器内指令级流水线控制方法，其特征在于，

所述处理器为多发射处理器，

所述步骤2中以发射序号寄存器的值为基础值，按所述指令在本次发射中的顺序，生成指令的发射序号进一步为

步骤21，第一个将被发射的指令的发射序号为所述发射序号寄存器的值，第一个以后将被发射的指令的发射序号为前一个将被发射的指令的发射序号加1。

3.如权利要求1所述的处理器内指令级流水线控制方法，其特征在于，

预设n的值为1，

所述步骤3中更新发射序号寄存器的值为发射的最后一个指令的发射序号加n进一步为，

步骤31，将发射序号寄存器的值加本次发射的指令的个数，获得加和，将发射序号寄存器的值更新为所述加和。

4.如权利要求1所述的处理器内指令级流水线控制方法，其特征在于，

一个时钟周期中被写回的指令的个数为一个；

所述步骤5进一步为，

步骤41，确定本次的写回序号为写回序号寄存器的值，将发射序号和确定的写回序号相同的指令的结果写回寄存器。

5.如权利要求1所述的处理器内指令级流水线控制方法，其特征在于，

所述处理器每个时钟周期允许多条指令写回；预设n的值为1；

所述步骤5中以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号进一步为，

步骤51，在一个时钟周期内写回指令时，确定第一条写回序号为所述写回序号寄存器的值，确定第一条以后的写回序号为前一条写回序号加1，直至确定的写回序号的个数为允许写回寄存器的指令的个数；

所述步骤6进一步为，

步骤52，在一个时钟周期的指令写回完成后，将写回序号寄存器的值加写回的指令的个数，获得加和，将写回序号寄存器的值更新为所述加和。

6.一种处理器内指令级流水线控制系统，包括获取指令的指令模块，对指令译码的译码模块，将译码后指令发射的发射模块，执行发射的指令的功能部件，以及将执行结果写回的写回模块，其特征在于，发射模块包括发射序号寄存器，写回模块包括写回序号寄存器，

发射序号寄存器和写回序号寄存器的初始值相同；

发射模块，还用于在一个时钟周期内发射指令时，对于每条指令，以发射序号寄存器的值为基础值，按所述指令在本次发射中的顺序，生成指令的发射序号，并在所述指令中携带所述发射序号；在一个时钟周期的指令发射完成后，更新发射序号寄存器的值为发射的最后一个指令的发射序号加n，n为预设常量；

功能部件，还用于在指令进入并被执行时，保存指令的发射序号不变；

写回模块，还用于在一个时钟周期内写回指令时，以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号，按写回序号由小到大顺序，将发射序号和写回序号相同的指令的结果写回寄存器；在一个时钟周期的指令写回完成后，更新写回序号寄存器的值为写回的最后一个指令的发射序号加n，n为所述预设常量。