[发明专利]电感电容共振腔振荡装置与输出时钟方法

说明书

技术领域

本发明涉及一种电子电路，尤指一种(但不局限于)单晶集成电路部分电路的数字控制振荡装置与其电路元件。

背景技术

在数字控制振荡器中，工作频率的调整，是通过使能(Enabling)或禁能(Disabling)许多调谐电路元件而完成的。这些调谐电路元件可为任何构件与电路，如晶体管或可变电容。然而，调整频率时为了能提供较高的调谐分辨率与较大的调整范围，已知的技术需要大量的调谐电路元件来调整频率。

在电压与温度变异下，要涵盖同一调整范围且让调谐电路元件的分辨率愈佳，则所需的调谐电路元件愈多。再者，为了降低面积成本，实需一高效存取与储存机制的电路。

发明内容

本发明的目的之一在于提供一种电感电容共振腔(LC-tank)振荡装置与输出时钟方法，其可减少调谐电路元件的数目。

本发明的目的之一在于提供一种电感电容共振腔振荡装置与输出时钟方法，其是利用记忆单元阵列为基础的存储方案，可达成高效的存取效果。

本发明实施例的特点之一是利用双记忆区块的结构，使多个位于不同记忆区块的调谐电路元件可同时进行存取动作。

本发明实施例的特点之一是利用一分数波形产生器以一高速时钟产生一信号以启动或禁能调谐电路元件，依此方式调谐的分辨率可进一步降低。

本发明关于耦接不同的调谐电路至电感电容共振腔(LC tank)。一实施例中，一数字控制电感电容共振腔振荡装置利用耦接不同的调谐电路至一电感电容共振腔所建构而成。该调谐电路可包含一单记忆区块调谐单元、一双记忆区块调谐单元、或一分数调谐电路。上述每一调谐电路的调谐单元可包含一调谐电路元件与一记忆单元。

本发明的一实施例中，利用单记忆区块控制器控制单记忆区块调谐单元、双记忆区块控制器控制双记忆区块调谐单元、及分数波形产生器控制分数调谐电路。单记忆区块控制器与双记忆区块控制器根据一数字整数输入分别产生字线与位线信号，以分别调整单记忆区块调谐单元与双记忆区块调谐单元的电容值。该分数波形产生器根据一数字分数输入产生一高速频率，以调整分数调谐电路的电容值。

本发明的一实施例中，一调谐电路元件被使能时，其决定一第一电容值；一调谐电路元件被禁能时，其决定一第二电容值。当相关的控制输入信号为二进制1时，调谐电路元件被使能；当相关的控制输入信号为二进制0时，调谐电路元件被禁能。一实施例，该调谐电路元件由一相关记忆单元输出的逻辑控制信号控制。另一实施例，分数波形产生器产生一分数控制信号，以直接使能与禁能调谐电路元件。每一调谐电路的电容值由每一调谐电路中被使能与禁能的调谐电路元件数目而定。

本发明的一实施例中，单记忆区块调谐单元包含有以矩阵结构配置的二维阵列调谐单元。该矩阵包含有大小为M的第一维(first dimension)(即行(row))、与大小为N的第二维(即列(column))。单记忆区块调谐单元接收M个字线、N个位线、及N个互补位线的信号，且在其两输出节点间产生一C₁电容值。依据其矩阵结构的索引设计，每一调谐单元由其对应的字线、位线、及互补位线来控制。当一调谐单元对应的字线被指派(Assert)，一逻辑值经由与调谐单元对应的位线写入。若二进制1写入调谐单元，则调谐单元的调谐电路元件被使能；若二进制0写入调谐单元，则调谐单元的调谐电路元件被禁能。调谐单元的电容值由写入调谐单元的逻辑值决定。单记忆区块调谐单元的电容值C₁由被使能与禁能的调谐电路元件数目、及每一调谐电路元件的第一电容值、第二电容值决定。

本发明的一实施例中，双记忆区块调谐单元包含有一以矩阵方式配置的二维调谐单元阵列，其中M×N调谐单元设置于M行(row)与N列(column)。双记忆区块调谐单元包含两个区块：一低区块和一高区块，第一列N1调谐单元设于低区块中，而其它(N-N1)列的调谐单元设于高区块中。一实施例，N1等于N/2。低区块与高区块的调谐单元是由不同组的字线控制。双记忆区块调谐单元接收M个高区块字线、M个低区块字线、N个位线、及N个互补位线的信号，以产生一电容值C₂。该调谐单元可设置于低区块或高区块中。依据矩阵结构的索引设计，高区块的每一调谐单元由其对应的高区块字线、其对应的位线、及其对应的互补位线所控制；而低区块的每一调谐单元由其对应的低区块字线、其对应的位线、及其对应的互补位线所控制。双记忆区块调谐单元的调谐电路元件的使能与禁能状态可决定其输出的电容值C₂。