[发明专利]基于FPGA的高斯白噪声发生器

说明书

技术领域

本发明涉及的是一种信号处理技术领域的装置，具体是一种基于FPGA(现场可编程门阵列，Field Programmable Gate Array)的高斯白噪声发生器。

背景技术

在通信和控制系统中，高斯白噪声是很常见的噪声信号，因此需要利用高斯白噪声信号源测试和检验系统的抗干扰性能。同时，在无线通信信道中，常常需要高斯白噪声信号源。所以设计实现一个结构简单、性能可靠的高斯白噪声信号源，对系统检测有非常必要的意义。

现有的高斯噪声发生器通常有物理噪声发生器和数字合成噪声发生器两类。虽然物理噪声发生器精度比较高，但是实现电路较为复杂，所以在工程中更多的选用数字式噪声发生器。目前，很多高斯白噪声源是在微处理器和DSP等系统上实现的，因为它们通过使用函数库可以方便的计算出正弦和指数函数。但利用硬件仿真器可以大幅度提高仿真速度。

经对现有文献检索发现，中国专利申请号为：88200391.7，名称为：数字式话音级高斯白噪声发生器，该技术包括：噪声源、放大器、衰减器，噪声源由28阶m序列发生器与可擦除只读存贮器EPROM构成，数字噪声经数模转换器输出为通用的模拟白噪声。该技术通过硬件电路实现的数字式高斯白噪声，该技术直接对序列发生器产生的伪随机序列进行抽头处理作为数字白噪声输出给数模转换器。但该技术所产生的数字高斯白噪声输出速率低，效果差，不适合复杂系统的应用。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种基于FPGA的高斯白噪声发生器。本发明通过对函数的拟合与运用，实现了对伪随机数的有效处理，输出速率高，噪声效果好，且适合应用于复杂的系统。

本发明是通过以下技术方案实现的：

本发明包括：伪随机序列发生装置、运算装置、存储装置和控制模块，其中：控制模块与运算装置相连传输运算命令信号，控制模块与存储装置相连传输数据地址信号和数据有效信号，控制模块与伪随机序列发生装置相连传输序列生成命令信号，运算装置与存储装置相连传输运算数据和运算结果，伪随机序列发生装置与存储装置相连传输伪随机序列信号。

所述的伪随机序列发生装置是第一移位寄存器。

所述的运算装置包括：加法器、乘法器、第二移位寄存器和二元电路选择器，其中：第二移位寄存器与存储装置相连传输拟合函数数据，乘法器与第二移位寄存器相连传输拟合函数数据，加法器与乘法器相连传输乘法结果信息，加法器与存储装置相连传输求和结果信息，二元电路选择器与存储装置相连传输最终的运算结果，加法器、乘法器、第二移位寄存器和二元电路选择器分别与控制模块相连传输运算控制指令信息。

所述的控制模块包括：数据地址控制子模块、数据有效控制子模块、伪随机序列有效控制子模块和运算控制子模块，其中：数据地址控制子模块与存储装置相连传输数据地址信号，数据有效控制子模块与存储装置相连传输数据有效控制信号，伪随机序列有效控制子模块与伪随机序列发生装置相连传输伪随机序列启动和停止信号，运算控制子模块与运算装置相连传输函数运算控制信号和二元电路选择器控制信号。

所述的存储装置包括：数据存储单元和数据地址存储单元，其中：数据存储单元与控制模块相连传输存储指令信息，数据存储单元与伪随机序列发生装置相连传输有效伪随机序列信息，数据存储单元与运算装置相连传输运算数据信息，数据地址存储单元与控制模块相连传输数据存储地址信息。

所述的控制模块与计数器相连。

与现有技术相比，本发明的有益效果是：大大减小了装置的复杂度，且提高了高斯白噪声的输出速率，得到的高斯白噪声方差近似为1，从而适合于复杂的系统。

附图说明

图1是实施例得到的高斯白噪声模拟示意图。

具体实施方式

以下结合附图对本发明的装置进一步描述：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例

本实施例包括：伪随机序列发生装置、运算装置、存储装置、计数器和控制模块，其中：控制模块与运算装置相连传输运算命令信号，控制模块与存储装置相连传输数据地址信号和数据有效信号，控制模块与伪随机序列发生装置相连传输序列生成命令信号，运算装置与存储装置相连传输运算数据和运算结果，伪随机序列发生装置与存储装置相连传输伪随机序列信号，计数器与控制模块相连传输计数信息。

所述的伪随机序列发生装置是第一移位寄存器。

本实施例中的第一移位寄存器是最大长度是50位的线性反馈移位寄存器。