[发明专利]具有高速低压操作的高可靠分裂栅非挥发性存储器结构

说明书

技术领域

本发明涉及微电子制造及存储器技术领域，尤其涉及一种具有高速低压操作的高可靠分裂栅非挥发性存储器结构。

背景技术

目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。

传统的Flash存储器的编程一般是采用FN或者沟道热电注入(CHE)的方式，电子从衬底隧穿进入浮栅中存储起来。而数据的擦除则是采用电子通过FN隧穿的方式从浮栅隧穿进入衬底中。基于存储单元的结构，非挥发性存储器一般分为两类：堆栈栅结构和分裂栅结构。归因于低压、高速的运作特点，分裂栅结构被广泛应用于嵌入式存储应用中，成为嵌入式存储器件的主流技术。

传统的分裂栅结构如图1所示，在编程模式下，在选择栅和浮栅之间的沟道区域存在一个大的水平方向的高电场，具有最大的碰撞电离率。高能电子在垂直电场的作用下将进入浮栅中，其注入位置如箭头所示，这种编程方式被称为源边注入方式(SSI)。在擦除模式下，基于浮栅尖角的高电场，存储的电子将从浮栅进入控制栅完成数据的擦除操作。随着微电子技术的迅猛发展，半导体器件的尺寸进一步按比例缩小，电荷陷阱存储结构(如图2)代替常规的浮栅结构将不可避免，电荷陷阱存储结构通过电荷的分立存储能够实现隧穿氧化层乃至整个存储单元的变比，同时该结构与逻辑工艺完全兼容且较常规浮栅具有更长的数据保持时间。

通常情况下，SSI编程和热空穴注入(HHI)擦除被这种具有电荷陷阱存储层的分裂栅结构所采用。然而这种操作方式面临着可靠性的问题，具体如下：在SSI实现编程操作的时候，电子将主要集中在图2中的虚线部分存储层的位置，不同于浮栅结构是一个等势体，这种电荷陷阱存储结构使得电子在靠近源端的存储层中的密度远高于靠近漏端存储层的密度。而在采用HHI擦除的时候，空穴在整个存储层结构中的分布较为均匀，因此就造成了电子和空穴注入位置存在明显的不匹配现象。在经过多次的编程擦除操作后，这种电荷和空穴在存储层中的不匹配将加剧，从而退化器件特性(如沟道阈值电压分布、数据保持时间等)。本发明将主要针对这个现象，通过采用应力硅沟道结合二次电子注入的方式来提高电子的碰撞电离率和调整电子在存储层的分布梯度，减小电子空穴分布的不匹配，从而实现该结构的高速、高可靠的操作。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种具有高速低压操作的高可靠分裂栅非挥发性存储器结构，实现分裂栅电荷存储器件在编程时候提高电子的碰撞电离率和控制电子注入位置的调整，利于提高电子的注入效率，从而使得存储速度获得加强；同时，该调整通过减小电子空穴分布的不匹配，可以获得擦写情况下较均匀的空穴/电子分布，减小在数据保持状态下电子、空穴的横向再分布，从而提高数据保持时间。

(二)技术方案

为达到上述目的，本发明提供了一种具有高速低压操作的高可靠分裂栅非挥发性存储器结构，该结构包括选择晶体管和存储器晶体管，且该选择晶体管和该存储器晶体管共用衬底区域和源漏掺杂区，同时存储器晶体管具有堆栈结构，信息存储在栅极区域下面的电荷存储层中。

上述方案中，该选择晶体管和该存储器晶体管共用的衬底区域是由高迁移率衬底材料、低禁带宽度材料或III-V族材料构成的双层结构或者多层结构，该衬底的形成采用外延生长、化学气相淀积或者采用注入的方式。

上述方案中，所述高迁移率材料位于所述低禁带宽度材料的上方，更靠近界面；所述双层结构是应力硅和锗硅双层结构，或者是应力硅和锗双层结构，所述注入是锗离子注入生成锗硅层。

上述方案中，所述存储器晶体管的堆栈结构由隧穿层、存储层和阻塞层构成，其中，隧穿层和阻塞层采用高禁带宽度介质材料，存储层采用高缺陷密度窄禁带宽度的介质材料、深导带能级的材料或者深导带能级的材料与高缺陷密度材料的复合双层或者多层结构。