[发明专利]无载具的半导体封装件及其制造方法

说明书

技术领域

本发明涉及一种半导体封装件及其制造方法，特别涉及一种无载具的半导体封装件，以及制造该半导体封装件的方法。

背景技术

传统以导线架作为芯片承载件的半导体封装件的形式及种类繁多，就四边扁平无引脚(Quad Flat Non-leaded，QFN)半导体封装件而言，其特征在于未设置有外引脚，即未形成有如现有四边平面(Quad Flatpackage，QFP)半导体封装件中用以与外界电性连接的外引脚，如此，将得以缩小半导体封装件的尺寸。然而伴随半导体产品轻薄短小的发展趋势，传统导线架的QFN封装件往往因其封装胶体厚度的限制，而无法进一步缩小封装件的整体高度，因此，业界便发展出一种无载具(carrier)的半导体封装件，希望通过降低现有的导线架厚度，来令其整体厚度得以较传统导线架式封装件更为轻薄。

请参阅图1，其为美国专利第5,830,800号案所揭示的无载具的半导体封装件，该半导体封装件主要先于一铜板(未图示)上形成多个焊垫(Pad)12，接着，再于该铜板上设置芯片13并通过焊线14电性连接芯片13及焊垫12，还进行封装模压过程以形成封装胶体15，然后再蚀刻移除该铜板以使焊垫12显露于外界，接着以拒焊层11定义出该焊垫12的位置，以供植设焊球16于该焊垫12上，从而完成一无需芯片承载件的封装件。相关的技术内容亦可参阅美国专利第6,770,959、6,989,294、6,933,594及6,872,661等。

然而，该焊垫12厚度仅约1至5μm薄，且与封装胶体15的附着力差，故易发生脱层问题，甚或导致焊线14的断裂；再者形成焊垫12是使用昂贵的金(Au)、钯(Pd)等贵重金属作为移除铜板的蚀刻阻层，增加制造成本。

为改善前述问题，美国专利第6,498,099号案提出一种工艺方式，主要如第2A至2D’图所示，先提供一铜板20，并在铜板20上表面进行半蚀刻，以形成作为电性终端(terminal)的焊垫22及供接置芯片的芯片垫21，并于该铜板20上表面全面镀上镍(Ni)或银(Ag)等镀层27；再将半导体芯片23接置于该芯片垫21上，并通过焊线24连接该芯片23与焊垫22，以通过该镀层27使该焊线24与该焊垫22有效接合，及形成覆盖该半导体芯片23、焊线24及铜板20上表面的封装胶体25；接着对铜板20下表面进行蚀刻以外露出封装胶体25，且保留焊垫22及芯片垫21；之后于焊垫22下表面形成无电解电镀金并植设焊球26，以供半导体封装件得以通过该焊球26回焊形成焊锡接(solder joint)而焊结至电路板(PCB)28上。

该工艺流程通过全面镀覆镍或银的镀层，而不必如美国专利第5,830,800号案使用金/钯作为蚀刻阻层，从而降低成本，但因该镍或银等镀层与封装胶体的结合性不佳，容易因热应力而导致脱层(delamination)而造成水气渗入(如第2C’图所示)。再者，当该封装件焊接于电路板28后，在需要重工(rework)该封装件时，亦因封装胶体25与银层的附着力不佳，而发生如第2D’图所示的焊垫22脱落的情形，从而造成该封装件报废。且在制造过程中，须在已经半蚀刻的铜板上进行放置芯片、打线及封装模压过程，因该铜板已减少一半厚度而过软，不利于制造过程中运送，且易受热影响造成铜板弯曲。更甚者，当电性终端的输入/输出端增加时，此种成阵列排列的焊垫22设计，更容易发生焊线重叠(wire cross)导致短路(wire short)问题。相关如美国专利第6,700,188号案亦有相同问题。

因此，如何解决上述问题而提供一种能够降低制造成本、避免发生脱层问题及易于生产运送的无载具的半导体封装件，实刻不容缓。

发明内容

本发明的一目的在于提供一种无载具的半导体封装件及其制造方法，无需使用昂贵的金、钯作为蚀刻阻层，以降低制造成本。

本发明的又一目的在于提供一种无载具的半导体封装件及其制造方法，避免镀层与封装胶体脱层问题。

本发明的再一目的在于提供一种无载具的半导体封装件及其制造方法，于重工时避免电性终端脱落问题。

本发明的另一目的在于提供一种无载具的半导体封装件及其制造方法，避免铜板结构弯曲问题，有利于量产。