[发明专利]一种检错/纠错校验模块的检测方法及装置

权利要求书

1.一种检错/纠错校验模块的检测装置，其特征在于，所述检错/纠错(ECC)校验模块包括锁存器、校验电路以及检错/纠错电路；所述锁存器用于存储ECC码字的数据组；所述校验电路用于对所述数据组进行实时校验，生成校验位；所述检错/纠错电路用于采用所述校验位对所述数据组进行检错/纠错；

所述检测装置包括输入端口(300)、判断电路(310)、选择输入电路(320)及比较电路(330)，其中：

所述输入端口(300)，用于接收校验码字；所述校验码字包含待测数据组及待测校验位，所述待测数据组或者待测校验位中包含错误位；

所述判断电路(310)，用于将所述待测数据组发送给所述锁存器，还用于判断所述错误位在所述待测数据组中还是在所述待测校验位中；

所述选择输入电路(320)，用于所述错误位在所述待测数据组中时存储所述校验电路对所述待测数据组进行校验生成的新生校验位，所述错误位在所述待测校验位中时存储所述待测校验位；

所述比较电路(330)，用于将所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行检错/纠错所获得的新生数据组与预期数据组进行比较，获得比较结果；

其中，所述预期数据组为对应于所述待测数据组经过正确的纠错/检错后获得的数据组。

2.根据权利要求1所述的检测装置，其特征在于，该检测装置进一步包括：

输出端口，用于在所述检错/纠错电路获得所述新生数据组后，将所述新生数据组发送给所述比较电路(330)。

3.根据权利要求1或2所述的检测装置，其特征在于：

所述选择输入电路(320)用于将所述新生校验位或者待测校验位存储到写缓冲器中；

其中，所述检错/纠错校验模块包括所述写缓冲器。

4.根据权利要求1或2所述的检测装置，其特征在于：

所述输入端口(300)用于接收所述待测数据组或者待测校验位中包含一位所述错误位的所述校验码字。

5.根据权利要求1或2所述的检测装置，其特征在于：

所述输入端口(300)用于接收外部输入的若干校验码字；

其中，所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行所述检错/纠错时，所述若干校验码字中的每个校验码字使所述检错/纠错电路的至少一个逻辑门产生翻转。

6.根据权利要求5所述的检测装置，其特征在于：

所述检错/纠错电路利用所述若干校验码字进行所述检错/纠错时，所述检错/纠错电路的每个逻辑门产生翻转。

7.一种检错/纠错校验模块的检测方法，其特征在于，所述检错/纠错(ECC)校验模块包括锁存器、校验电路以及检错/纠错电路；所述锁存器用于存储ECC码字的数据组；所述校验电路用于对所述数据组进行实时校验，生成校验位；所述检错/纠错电路用于采用所述校验位对所述数据组进行检错/纠错；

其中，该方法包括：

接收校验码字；所述校验码字包含待测数据位及待测校验位，所述待测数据组或者待测校验位中包含错误位；

将所述待测数据组发送给所述锁存器；

判断所述错误位在所述待测数据组中还是所述待测校验位中；

所述错误位在所述待测数据组中时存储所述校验电路对所述待测数据组进行校验生成的新生校验位，所述错误位在所述待测校验位中时存储所述待测校验位；

将所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行检错/纠错所获得的新生数据组与预期数据组进行比较，获比较结果；

其中，所述预期数据组为对应于所述待测数据组经过正确的纠错/检错后获得的数据组。

8.根据权利要求7所述的检测方法，其特征在于：

在所述检错/纠错电路获得所述新生数据组后，输出所述新生数据组以进行所述比较。

9.根据权利要求7或8所述的检测方法，其特征在于：

将所述新生校验位或者待测校验位存储到写缓冲器中；

其中，所述检错/纠错校验模块包括所述写缓冲器。

10.根据权利要求7或8所述的检测方法，其特征在于：

接收所述待测数据组或者待测校验位中包含一位所述错误位的所述校验码字。