[发明专利]制造电路板的方法以及电路板

说明书

相关申请的交叉参考

本申请包括关于2009年7月30向日本专利局提交的日本优先权专利申请JP 2009-177561中公开的主题，其全部内容结合于此作为参考。

技术领域

本发明涉及制造电路板的方法以及电路板。特别涉及用于制造具有堆叠互连(stacked interconnect)结构的电路板的方法，并且还涉及具有堆叠互连结构的电路板。

背景技术

近年来，人们已经积极地开发了使用有机半导体材料的器件。通过无需真空处理或热处理的印刷法或涂布法，可以将有机半导体材料形成膜。因此，这种有机半导体材料实现了低成本，还允许使用塑料材料作为基板。

使用有机半导体材料的器件，例如薄膜晶体管，是通过如下方法制造的，即，在这种方法中，形成包括源电极和漏电极的配线图案，然后通过使用例如压印的印刷方法在其上形成有机半导体层(参见JP-A-2007-67390)。还提出了另一种方法，其中在基板(具有形成在其上的包括源电极和漏电极的配线图案)上形成由绝缘材料形成的阻挡层，然后将有机半导体材料溶液装入阻挡层的开口中，然后干燥，从而在源电极和漏电极之间形成有机半导体层(参见JP-A-2008-227141)。

顺便提及，在具有布线图案和由有机半导体材料构成的器件的电路板中，采用堆叠互连结构来实现高集成度。制造这种具有堆叠结构的电路板包括以下步骤：首先在基板上形成下层配线图案和器件，然后形成绝缘膜来覆盖它们，以及形成通过形成在绝缘膜中的连接孔而被连接至下层配线图案或器件的上层配线。

具体地，关于上层配线图案和下层配线图案之间的连接形式，也提出了一种方法，在该方法中，通过印刷在下层配线图案中形成通孔，然后形成绝缘膜填充该通孔。随后，从通孔中除去绝缘膜，然后在绝缘膜上形成连接至通孔的上层配线图案(参见JP-A-2008-311630(具体地，图13～图15及其相关描述))。

发明内容

然而，在上述制造电路板的方法中，上层配线图案的形成处理影响已经形成的下层配线图案或由有机半导体材料构成的器件。例如，在由印刷方法形成上层配线图案的情况下，在焙烤处理中，形成器件等的有机半导体层中出现劣化，这会导致器件特性的劣化。

因此，期望提供一种制造具有堆叠互连结构的电路板的方法，其能够防止电路特性劣化，并通过这种方法还提供具有良好电路特性的电路板。

根据本发明的实施方式，提供了一种制造电路板的方法，包括以下步骤：首先，在基板上形成下层配线图案，并在其上形成绝缘膜以覆盖下层配线图案。然后，在绝缘膜中形成开口以暴露下层配线图案。此外，在绝缘膜上形成上层配线图案。随后，在绝缘膜中的开口的侧壁上形成连接下层配线图案和上层配线图案的互连材料图案。

在这种制造电路板的方法中，因为在形成上层配线图案形成之后形成互连材料图案，因此上层配线图案的形成不影响互连材料图案。因此，即使在互连材料图案由有机半导体材料等构成的情况下，仍然可保持互连材料图案的膜质量。结果，可保持使用互连材料图案的器件的特性。

根据本发明的另一个实施方式，提供了如上所述制造的电路板。该电路板具有：形成在基板上的下层配线图案；绝缘膜，具有开口以暴露下层配线图案的一部分并覆盖其上形成有下层配线图案的基板；以及形成在绝缘膜上的上层配线图案。具体地，从上层配线图案的侧壁、通过开口的侧壁、到暴露在开口底部的下层配线图案的顶面来设置互连材料图案。

根据本发明的上述实施方式，在具有堆叠互连结构的构成中，防止了电路特性的劣化，使得能够提供具有优良特性的电路板。

附图说明

图1A～图1D以截面形式示出根据本发明第一实施方式的方法的流程图。

图2A～图2D以截面形式示出根据本发明第二实施方式的方法的流程图(I)。

图3A和图3B以截面形式示出根据本发明第二实施方式的方法的流程图(II)。

图4示出第二实施方式的变形实例的示意图。

具体实施方式

在下文中，将参考附图以如下顺序说明本发明的一些实施方式。

1.第一实施方式(具有肖特基二极管的电路板的制造实例)

2.第二实施方式(集成多个器件的电路板的制造实例)

3.第二实施方式的变形实例(线圈的形成)

<第一实施方式>

图1A～图1D以截面形式示出根据本发明第一实施方式的方法的流程图。参考附图，下面说明应用于制造具有肖特基二极管的电路板的本发明第一实施方式。