[发明专利]QC-LDPC码译码器及其实现方法

权利要求书

1.一种QC-LDPC码译码器，其特征在于，该译码器包括：

水平运算单元阵列，包括若干水平运算单元，每个所述水平运算单元分别对应一个水平复用组，由所述水平复用组的F₁个行矢量时分复用，用于根据从合并的信息存储器读出的各循环行列式子矩阵的变量信息，完成水平复用组内变量节点到校验节点的水平运算，得到各循环行列式子矩阵的校验信息，并重新写入到合并的信息存储器，同时完成译码校验，并将校验结果反馈给控制单元，每个所述水平复用组由QC-LDPC码的校验矩阵中的每F₁个行矢量组成，F₁为任意正整数；

垂直运算单元阵列，包括若干垂直运算单元，每个所述垂直运算单元分别对应一个垂直复用组，由所述垂直复用组的F₂个列矢量时分复用，用于根据从合并的信息存储器读出的各循环行列式子矩阵的校验信息，完成垂直复用组内校验节点到变量节点的垂直运算，得到各循环行列式子矩阵的变量信息，以及由变量节点经过本次迭代后的后验对数似然比译码得到所述变量节点对应比特的译码结果码字，并将其重新写入到合并的信息存储器，每个所述垂直复用组由QC-LDPC码的校验矩阵中的每F₂个列矢量组成，F₂为任意正整数；

合并的信息存储器阵列，包含若干合并的信息存储器，每个所述合并的信息存储器均用于写入并存储所述水平运算单元输出的校验信息以及所述垂直运算单元输出的变量信息和译码结果码字，全部校验信息更新之后，读出更新的校验信息，通过复接单元将其输入到所述垂直运算单元，全部变量信息和译码结果码字更新之后，读出更新的变量信息和译码结果码字，通过复接单元将其输入到所述水平运算单元，并在控制单元的控制下输出合法的译码结果码字；

合并的接收信息存储器阵列，包括若干合并的接收信息存储器，每个所述合并的接收信息存储器均用于分不同地址段存储一个垂直复用组内各个列矢量所对应从外部接收的软信息，并将其与所述合并的信息存储器存储的校验信息一起输入到所述垂直运算单元；

复接单元，连接所述合并的信息存储器与所述垂直运算单元或所述水平运算单元，用于完成所述合并的信息存储器的读出及写入复接操作，并进行相应的时序调整；

控制单元，控制各合并的信息存储器以及合并的接收信息存储器的读写地址、复接操作、以及译码启动与结束。

2.如权利要求1所述的QC-LDPC码译码器，其特征在于，所述合并的信息存储器阵列进一步包括两组存储器阵列：

合并的校验信息存储器阵列，包括若干合并的校验信息存储器，每个所述合并的校验信息存储器均用于写入并存储所述水平运算单元输出的校验信息，全部校验信息更新之后，读出更新的校验信息，并通过复接单元将其输入到所述垂直运算单元；

合并的变量信息存储器阵列，包括若干合并的变量信息存储器，每个所述合并的变量信息存储器均用于写入并存储所述垂直运算单元输出的变量信息和译码结果码字，全部变量信息和译码结果码字更新之后，读出更新的变量信息和译码结果码字，通过复接单元将其输入到所述水平运算单元，并在控制单元的控制下输出合法的译码结果码字。

3.如权利要求2所述的QC-LDPC码译码器，其特征在于，所述复接单元进一步包括：

读出复接单元，连接所述合并的校验信息存储器阵列与所述垂直运算单元阵列，用于完成所述合并的校验信息存储器的读出复接操作，并进行相应的时序调整；或连接所述合并的变量信息存储器阵列与所述水平运算单元阵列，用于完成所述合并的变量信息存储器的读出复接操作，并进行相应的时序调整；

写入复接单元，与所述读出复接单元对偶，连接所述垂直运算单元阵列与所述合并的变量信息存储器阵列，用于完成所述合并的变量信息存储器的写入复接操作；或连接所述水平运算单元阵列与所述合并的校验信息存储器阵列，用于完成所述合并的校验信息存储器的写入复接操作。