[发明专利]分频器

说明书

技术领域

本公开涉及分频器领域、包括分频器的器件以及操作分频器的方法。

背景技术

已知分频器用作锁相环(PLL)的一部分，锁相环是一般用于倍频的构建块。在图1中示出了已知锁相环的示例。

已知锁相环通过将(低频)基准频率信号与受控振荡器的(高频)输出信号的分频的变体进行比较来工作。PLL产生输出信号，该输出信号是输入频率的精确倍数。

在一些示例中，期望输出频率是输入频率的非整数倍，这可以被称作分数N PLL。

用于提供分数N PLL的两种已知方法是：

1)在将分频信号提供给乘以整数因子“N”的整数-N PLL之前，用于基准频率除以第一整数“R”。PLL的有效倍频比值现在为N/R，这不需一定是整数。

2)备选地除以两个和多个不同的比值，例如，除以N和(N+1)，使得时间平均的乘/除比值可以是值“N”与“N+1”之间的非整数值。通过添加对分频器比值进行控制的sigma-delta回路，可以调整平均分频比值。

与以上方法1)相关联的缺点是，PLL的有效基准频率现在减小了R倍。这意味着PLL的带宽减小了同样的倍数，这是不期望的。此外，PLL回路滤波器中的组件在物理上也变得较大。

与以上方法2)相关联的缺点是，输出频谱可以包含不可预知的频率处的激励。由于PLL的瞬态倍频因子整体上根本不正确，因此可以引起这种激励；仅时间平均的倍频因子是正确的。此外，这种PLL的复杂性相当高。

US 2002/0027459(Fallahi等人)公开了具有抖动最小化的分频/倍频。该文献公开了将可用时钟相位的数目增加至M，然后每K/M周期将输出时钟相位偏移1。这可以通过向PLL的输出添加复用器(MUX)来完成。

US 6,526,374(Agere Systems Inc.)公开了一种采用相位选择反馈计数器的分数PLL。

US 6,542,013(Intel Corporation)公开了一种用于多相PLL系统的分数除数。相移电路耦合至PLL，以根据被传递至反馈回路确定的相位序列来选择振荡器所产生的相位信号中的一个。

现有公开文献和说明书中任何背景技术的罗列和讨论不应视为文献和背景技术是现有技术的一部分和公知常识的认可。

发明内容

根据本发明的第一方面，提供了一种被配置为接收多个振荡信号并产生输出信令的分频器，所述分频器包括：

使能信令发生器，被配置为对多个振荡信号进行处理，并产生使能信令，该使能信令表示哪个振荡信号要用于导出输出信令。

输出信号选择器，被配置为对振荡信号和使能信号中的一个或多个进行处理，使得根据使能信令提供振荡信号作为分频器的输出信令。

这样，在与现有技术进行比较时，可以以缩减/最小量的处理，从振动信号中产生分频器的输出。这可以减小执行分频时的任何传播延迟，并且还可以减少或最小化输出信令中的抖动。抖动是输出信号定时中不期望的变化。例如，输出信号的频谱中激励的存在指示输出信号中的抖动。

现有技术可以被视为在分频之前执行相位/振荡信号选择(例如，利用复用器执行相位/振荡信号选择)，而本发明的实施例可以在相位/振荡信号选择之前执行分频。这样，可以减少被传递至分频器的输出之前对原始振荡信号执行的处理，并从而还可以减小传播延迟。

这里描述的一个或多个实施例可以避免在分频之前执行相位/振荡信号选择的复用器的需要。

使能信令可以表示哪个振荡信号用于在给定时间导出输出信令。使能信令可以设置在某一时间点，以便提供在关联的振荡信号中下一次出现的上升沿(或者波形的其他部分)作为输出信令，以提供期望的倍频/分频。

振荡信号可以是正弦信号、方波、和可以是具有要由分频器所转换的频率的任何其他类型的信号。振荡信号可以是具有不同相位的电压控制振荡器的输出。这种电压控制振荡器的示例是环形振荡器。

一个或多个实施例可以被视为提供多个相位/振荡信号的同时/并行处理，以便使得能够更快速设置/提供输出信令。

用于导出输出信令的振荡信号可以包括上升沿，该上升沿是输出信令的上升沿。使能信令可以被配置为，使得输出信号选择器在振荡信号的上升沿之前的时间点处将振荡信号设置为输出信令。这样，通过提供振荡信号作为输出信令而引起的任何传播延迟可以被减小和/和最小化，或者传播延迟可以被视为不重要。这是由于通过使能信令来预先设置输出信号选择器，以在输出信号选择器接收到振荡信号的期望部分之前将适当振荡信号传递至输出信令。