[发明专利]视频编/解码器与其方法

说明书

技术领域

本发明有关于一种视频编/解码器与其方法。

背景技术

某些多媒体应用，比如支持H264规格的视频编/解码器，其传统架构如图1所示，包含离散余弦转换(Discrete Cosine Transformation，DCT)运算电路110、量化(Quantization，Q)单元120、反量化(inverse quantization，IQ)单元130以及反离散余弦转换(inverse DCT，IDCT)运算电路140。DCT运算电路110为列入行出(Row in Column out，R→C)；IDCT运算电路140也是列入行出，且接收反量化单元130的输出。

在实作上，以目前来说，必须让DCT运算电路110与IDCT运算电路140依照规格内容操作，否则在编码路径与解码路径之间会彼此不配合，导致视频播放过程中出现“漂移(drifting)”。然而，在某些情况下，IDCT运算电路140的列入行出式运算于数据流中并非直觉式处理，故而，需要进行置换(transpose)。此外，已知技术还需要缓冲器135来暂存数据，以将DCT运算电路110所输出的行数据转换成列数据，以输入至IDCT运算电路140。这会导致视频编/解码器的处理时间或处理成本提高。

因此，需要有一种IDCT架构，其以行入列出(Column in Row out，C→R)式处理且进行即时修正，故其不需额外的缓冲器来暂存数据，以降低视频编/解码器的处理时间或处理成本。

发明内容

本发明的实施例有关于一种视频编/解码器与其方法，其目的是能以行入列出式进行IDCT但仍能即时进行修正。

本发明的一实施例提出一种视频编/解码方法，用以处理一视频数据，该视频数据经过一DCT运算。该方法包括：(a)若一转换矩阵包含至少一非整数元素，则将该转换矩阵乘上一倍数α，使该转换矩阵的所有元素成为整数；(b)预估一修正系数；(c)根据该转换矩阵与该修正系数对该视频数据进行一行入列出式的IDCT二维运算，以得到一修正后二维运算结果；(d)若步骤(a)成立，则将该修正后二维运算结果除以α²，以得到一IDCT运算结果；以及(e)若步骤(a)不成立，则以该修正后二维运算结果作为该IDCT运算结果。

本发明的另一实施例提出一种视频编/解码器，用以处理一视频数据，该视频数据系经过一DCT运算，该视频编/解码器包括：一DCT运算电路，用以对该视频数据进行一列入行出的DCT运算，以产生一DCT运算结果；一量化运算电路与一反量化运算电路，耦接至该DCT运算电路，用以对该DCT运算结果进行量化运算与反量化运算；一IDCT运算电路，耦接至该反量化单元，用以对该反量化运算电路的输出进行一行入列出的IDCT运算；以及一修正电路，耦接至该IDCT运算电路，用以将一修正系数导入至该IDCT运算电路而得到一IDCT运算结果。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1显示了支持H264规格的已知视频编解码器。

图2显示了根据本发明实施例的视频编/解码器。

图3A与图3B分别显示列入行出式IDCT运算与行入列出式IDCT运算。

图4显示出，以矩阵X^t为输入矩阵，IDCT运算电路与修正单元的运算所得的结果。

图5A与图5B分别显示了根据本发明实施例的IDCT运算电路的2种可能实施方式。

主要元件符号说明

110：DCT运算电路        120：量化单元

130：反量化单元         140：IDCT运算电路

135：缓冲器

210：DCT运算电路        220：量化单元

230：反量化单元         240：IDCT运算电路

250：修正单元           241：行IDCT运算电路

242、246：修正单元      243：置换存储器

245：列IDCT运算电路

具体实施方式