[发明专利]一种编码器信号模拟装置及方法有效
申请号: | 201010241516.7 | 申请日: | 2010-07-30 |
公开(公告)号: | CN102346441A | 公开(公告)日: | 2012-02-08 |
发明(设计)人: | 曹曦;高为宫 | 申请(专利权)人: | 上海微电子装备有限公司 |
主分类号: | G05B17/02 | 分类号: | G05B17/02 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 编码器 信号 模拟 装置 方法 | ||
1.一种编码器信号模拟装置,用于硬件在环仿真系统中模拟、输出编码器信号,其特征在于,包括:输入单元,与所述输入单元相连的编码器控制单元,与所述编码器控制单元相连的脉冲发生单元、辅助单元,以及与所述脉冲发生单元相连的输出单元;其中,
所述输入单元接收所述硬件在环仿真系统发送的位置信号,并将所述位置信号发送给所述编码器控制单元;所述编码器控制单元周期性接收所述位置信息,并计算A相、B相、Z相的脉冲参数;所述脉冲发生单元接收所述编码控制单元的计算结果,并发生方波脉冲信号;所述辅助单元用于存储所述编码控制器单元的程序以及存储配置文件和一些表格参数;所述输出单元用于输出所述方波脉冲信号。
2.如权利要求1所述的编码器信号模拟装置,其特征在于,所述输入单元包括DPRAM,所述编码器控制单元包括DSP,所述脉冲发生单元包括FPGA。
3.如权利要求1所述的编码器信号模拟装置,其特征在于,所述辅助单元包括闪存和ASRAM,所述闪存用于存储所述编码器控制单元的配置文件和表格参数,所述ASRAM用于存储编码器控制程序。
4.如权利要求1所述的编码器信号模拟装置,其特征在于,所述输出单元包括总线驱动器、差分驱动器和信号输出接口,所述总线驱动与所述脉冲发生单元相连,所述差分驱动器分别与所述总线驱动单元和所述信号输出接口相连。
5.如权利要求1所述的编码器信号模拟装置输出所述方波脉冲信号的方法,其特征在于,包括:
接收位置信息;
根据所述位置信息计算所述A相和B相的脉冲参数;
根据所述位置信息计算所述A相和B相之间的相位关系;
根据所述位置信息计算Z相的脉冲参数;
设置编码寄存器,存储所述A相、B相和Z相的脉冲参数;
根据A相、B相和Z相的脉冲输出方波脉冲。
6.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法,其特征在于,所述计算所述A相和B相的脉冲参数的方法是:根据周期内位置的变化量和产生编码器脉冲所需的位移量计算所述A相和B相的脉冲参数。
7.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法,其特征在于,所述计算所述A相和B相之间的相位关系的方法是:根据周期内位置的变化方向判断所述A相和B相之间的相位关系。
8.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法,其特征在于,所述计算Z相脉冲的方法为:首先判断周期内位置的移动是否经过零点,若没有经过零点,则不输出所述Z相脉冲参数,若经过零点,则根据周期内位置移动和脉冲频率计算Z相脉冲参数。
9.如权利要求5所述的编码器信号模拟装置的输出所述方波脉冲信号的方法,其特征在于,在计算所述A相和B相脉冲参数时,当第一周期内的位移不足以产生一个脉冲时,则在第二周期计算脉冲参数时使用所述第一周期脉冲发出时刻的位置来计算所述脉冲参数。
10.如权利要求5~9中任意一项所述的编码器信号模拟装置输出所述方波脉冲信号的方法,其特征在于,在接收位置信息步骤前还包括:接收预设的发生Z相脉冲的位置、运动最大限制位置和最大运动速度,根据所述最大运动速度计算最大脉冲数。
11.如权利要求10所述的编码器信号模拟装置的输出所述方波脉冲信号的方法,其特征在于,在计算所述A相和B相的脉冲参数步骤中,判断所述位置信息否超过所述运动最大限制位置,若超过则结束程序;对所述A相和B相的脉冲参数进行判断是否超过所述最大脉冲数,若超过则输出所述A相和B相的脉冲参数为所述最大脉冲数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海微电子装备有限公司,未经上海微电子装备有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010241516.7/1.html,转载请声明来源钻瓜专利网。