[发明专利]错误校正装置

说明书

技术领域

本发明有关于错误校正(error-correct)装置，特别有关于使用维特比(Viterbi)算法的错误校正装置。

背景技术

图1是光盘系统的示意图。在图1中，光学读取头(optical pickup)单元20从光盘10撷取射频(radio frequency，RF)信号。撷取的射频信号被发送到信号处理单元30用于下一步处理。处理的信号被提供到模拟数字转换器(analog-to-digital converter，以下简称为ADC)40以数字化为数字信号。数字信号被发送到锁相环(phase locked loop，以下简称为PLL)处理单元50及有限脉冲响应(finite impulse response，以下简称为FIR)均衡器60。FIR均衡器60对接收的信号执行均衡操作并将均衡信号输出到维特比侦测器70用于数据解码。维特比侦测器70根据多个目标电平(target level)解码接收的信号并产生维特比解码信号Viterbi_out。维特比解码信号Viterbi_out被解码器80解码后作为最终数据输出。

通常，当解码信号时维特比侦测器70会具有错误率。在这种情况下，若错误率过大，则解码信号的结果不准确。

发明内容

为解决以上技术问题，特提供以下技术方案：

本发明实施方式提供一种错误校正装置，包含：擦除单元，用于根据维特比算法中多个路径度量的至少一个路径度量差产生至少一个逻辑信号，并产生擦除信息，其中擦除信息表示维特比解码信号的至少一个位置的数据可靠性；以及解码器，用于根据擦除信息解码维特比解码信号。

本发明实施方式另提供一种错误校正装置，包含：擦除单元，用于根据来自多个选择器级的选定中间部分级的逻辑信号产生擦除信息，其中擦除信息表示维特比解码信号的至少一个位置的数据可靠性；以及解码器，用于根据擦除信息解码维特比解码信号。

本发明实施方式另提供一种错误校正装置，包含：第一侦测器，用于根据输入信号产生第一二元数据；第二侦测器，用于根据输入信号产生第二二元数据；兼容性检查单元，用于通过找到第一二元数据与第二二元数据之间不兼容性发生的至少一个位置以产生擦除信息，其中擦除信息表示第一二元数据的至少一个位置的数据可靠性；以及解码器，用于根据擦除信息解码第一二元数据。

本发明实施方式另提供一种错误校正装置，包含：维特比侦测器，用于解码第一输入信号及第二输入信号，以产生第一二元数据及第二二元数据；擦除单元，用于通过找到第一二元数据与第二二元数据之间不兼容性发生的至少一个位置以产生擦除信息，其中擦除信息表示第一二元数据及第二二元数据的至少一个位置的数据可靠性；以及解码器，用于根据擦除信息解码第一二元数据及第二二元数据的至少一个。

上述错误校正装置，可通过产生表示维特比解码信号的数据可靠性的擦除信息并根据擦除信息解码维特比解码信号，来改善维特比解码器的错误校正能力。

附图说明

图1是光盘系统的示意图。

图2是使用维特比算法的错误校正装置的示意图。

图3是分支度量产生器的示意图。

图4是ACS单元的示意图。

图5是幸存路径存储器的示意图。

图6是根据本发明实施方式的用于解码输入信号的错误校正装置的示意图。

图7是根据本发明实施方式的ACS单元的示意图。

图8是根据本发明实施方式的擦除单元的示意图。

图9是根据本发明实施方式的用于解码输入信号的错误校正方法的流程图，其可由图6所示的错误校正装置执行。

图10是根据本发明实施方式的用于产生擦除信息的步骤S96的详细流程图。

图11是根据本发明实施方式的用于解码输入信号的错误校正装置的示意图。

图12是根据本发明实施方式的耦接擦除单元的幸存路径存储器的详细电路图。

图13是根据本发明实施方式的从多个逻辑信号产生擦除信息的示意图。

图14是根据本发明实施方式的用于解码输入信号的错误校正方法的流程图，其可由图11所示的错误校正装置执行。

图15是根据本发明实施方式的用于产生擦除信息的步骤S146的详细流程图。

图16是根据本发明实施方式的用于解码输入信号的错误校正装置的示意图。

图17是根据本发明实施方式的用于解码输入信号的错误校正方法的流程图，其可由图16所示的错误校正装置执行。

图18是根据本发明实施方式的用于解码输入信号的错误校正装置的示意图。