[发明专利]半导体器件及其制造方法

权利要求书

1.一种制造半导体器件的方法，包括：

在半导体衬底的存储器区中形成单元晶体管，以及在所述半导体衬底的逻辑区中形成逻辑器件；

形成第一绝缘膜，所述第一绝缘膜用于覆盖所述半导体衬底上方的所述单元晶体管和所述逻辑器件；

通过利用蚀刻对所述第一绝缘膜进行选择性地处理，形成位线互连凹槽；

通过利用蚀刻对所述第一绝缘膜进行选择性地处理，形成到达所述单元晶体管的第一扩散区的第一接触孔，以及形成到达所述单元晶体管的第二扩散区并且与所述互连凹槽连通的位线接触孔；

通过将导电材料掩埋在所述第一接触孔中，形成第一接触插塞，以及通过将导电材料掩埋在所述位线接触孔和所述互连凹槽中，分别形成位线接触插塞和位线；

形成第二绝缘膜，所述第二绝缘膜用于覆盖所述第一绝缘膜上方的所述第一接触插塞和所述位线；

通过利用蚀刻对所述第二绝缘膜进行选择性地处理，形成到达所述第一接触插塞的第一开口；

在形成所述第一开口之后，在所述第二绝缘膜上方形成第三绝缘膜；

通过利用蚀刻对所述第三绝缘膜进行处理，形成与所述第一开口连通的凹部；以及

在所述凹部中形成电容器，所述电容器通过所述第一开口被电连接到所述第一接触插塞。

2.根据权利要求1所述的制造半导体器件的方法，还包括：

通过利用蚀刻对所述第一绝缘膜进行选择性地处理，形成到达所述逻辑器件的第二接触孔；以及

通过将导电材料掩埋在所述第二接触孔中，形成第二接触插塞，

其中，使用相同的掩模图案同时执行所述形成所述第一接触孔的步骤和所述形成所述第二接触孔的步骤。

3.根据权利要求2所述的制造半导体器件的方法，

其中，通过相同的步骤，在所述存储器区和所述逻辑区上方形成所述第二绝缘膜。

4.根据权利要求3所述的制造半导体器件的方法，还包括通过利用蚀刻对所述第二绝缘膜进行选择性地处理，形成到达所述第二接触插塞的第二开口，

其中，使用相同的掩模图案，同时执行所述形成所述第一开口的步骤和所述形成所述第二开口的步骤。

5.根据权利要求4所述的制造半导体器件的方法，还包括：

通过利用蚀刻对所述第三绝缘膜进行选择性地处理，形成与所述第二开口连通的第三接触孔；以及

通过将导电材料掩埋在所述第三接触孔和所述第二开口中，形成第三接触插塞。

6.根据权利要求1所述的制造半导体器件的方法，还包括：

紧挨在所述形成所述第二绝缘膜的步骤之前，对包括所述第一绝缘膜、所述第一接触插塞和所述位线接触插塞的堆叠结构的表面进行平坦化。

7.根据权利要求1所述的制造半导体器件的方法，所述第二绝缘膜是氮化物膜。

8.根据权利要求1所述的制造半导体器件的方法，其中，所述形成所述电容器的步骤包括：

在所述第一开口和所述凹部中，形成与所述第一接触插塞电连接的第一电极层；

形成电介质膜，所述电介质膜用于覆盖所述第一电极层；以及

在所述电介质膜上方形成第二电极层。

9.一种半导体器件，包括：

单元晶体管，所述单元晶体管被形成在半导体衬底的存储器区中；

逻辑器件，所述逻辑器件被形成在所述半导体衬底的逻辑区中；

第一绝缘膜，所述第一绝缘膜被形成在所述半导体器件上方，以便覆盖所述单元晶体管和所述逻辑器件；

第一接触插塞，所述第一接触插塞被掩埋在所述第一绝缘膜中，并且与所述单元晶体管的第一扩散区电连接；

位线接触插塞，所述位线接触插塞被掩埋在所述第一绝缘膜中，并且与所述单元晶体管的第二扩散区电连接；

位线，所述位线被掩埋在所述第一绝缘膜中，并且与所述位线接触插塞的上部连接；

第二绝缘膜，所述第二绝缘膜被形成在所述第一绝缘膜上方，以便覆盖所述位线，并且具有第一贯通孔；

第三绝缘膜，所述第三绝缘膜被形成在所述第二绝缘膜上方；以及

电容器，所述电容器被掩埋在所述第三绝缘膜中，并且通过所述第一贯通孔被电连接到所述第一接触插塞。