[发明专利]存储器装置与存储器控制方法

说明书

技术领域

本发明关于一种存储器装置，特别是关于一种具有共享备援决定机制的存储器装置。

背景技术

现有存储器装置10的备援(Redundancy)决定机制，如图1A所示，其需要两组备援决定电路。一组为列(RoW)决定电路Decl，一组为行(Column)决定电路Dec2。

列决定电路Decl包含有一地址接收器101、一列地址产生器104、一列备援决定电路106、一正常字元线控制器108、正常字元线NWL、一备援字元线控制器109、以及备援字元线RWL。而行决定电路Dec2包含有一指令接收器102、一指令控制器103、一行地址产生器105、一行备援决定电路107、一正常位元开关控制器110、正常位元开关NBS、备援位元开关控制器111、备援位元开关RBS。

请同时参考图1A、图1B，于现有存储器装置10运作时，地址接收器101接收外部地址资讯XADD，并产生一内部地址资讯ADD，且将内部地址资讯ADD输出至列地址产生器104或行地址产生器105。而指令接收器102接收外部指令XCMD，并产生内部指令CMD，且由指令控制器103根据内部指令CMD决定如何产生列闩锁控制信号RLAT或行闩锁控制信号CLAT，来控制列地址产生器104或行地址产生器105，以产生闩锁(Latched)列地址ADD_ROW或行闩锁地址ADD_COL。如图1B所示，由时间t1处理完毕外部地址资讯XADD至时间t2决定出闩锁地址ADD_ROW或ADD_COL，现有存储器装置10共需耗费时间长度T1。

根据现有技术的设计，列或行备援决定电路106或107，必须在时间t2接收到列地址产生器104或行地址产生器105输出的列或行闩锁地址ADD_ROW或ADD_COL后，才可开始根据列或行闩锁地址ADD_ROW或ADD_COL在时间t3时决定该将其产生的列备援启动信号RHIT或行备援启动信号CHIT致能(Enable)(设为逻辑1)或禁能(Disable)(设为逻辑0)，以启动正常电路(Normal circuit)部分或是启动备援电路(Redundancy circuit)部分。因此，如图1B所示，现有存储器装置10的列或行备援决定电路106或107在进行备援决策时，需耗费时间长度T2。

需注意，即使闩锁的列或行地址ADD_ROW或ADD_COL在列备援启动信号RHIT或行备援启动信号CHIT产生之前，就先被传送至字元线控制器108、109或传送至位元开关控制器110、111，但是现有存储器装置10的资料仍需等到列或行备援决定电路106或107对一般电路与备援电路的判断动作完成后才可开始进行存取。如此，将造成时间的浪费，大幅降低处理速度。

发明内容

针对上述问题，本发明的目的之一在于提供一种存储器装置，其具有快速共享备援决定的机制。

本发明的目的之一在于提供一种存储器装置，其仅使用一备援决定电路来取代现有的两个列与行备援决定电路，已达成节省生产成本的功效。

本发明的一实施例提供了一种存储器装置，包含有一地址接收器、一指令接收器、一指令控制器、一列地址产生器、一行地址产生器以及一共享备援决定电路。地址接收器接收并转换一外部地址资讯，以产生一内部地址资讯；指令接收器接收并转换一外部指令，以产生一内部指令；指令控制器根据该内部指令，产生列闩锁控制信号或产生行闩锁控制信号；列地址产生器，接收内部地址资讯，且根据列闩锁信号决定如何转换内部地址以产生一闩锁列(Row)地址；行地址产生器接收内部地址资讯，且根据行闩锁信号决定如何转换内部地址以产生一闩锁行(Column)地址；而共享备援(Redundancy)决定电路接收内部地址资讯，根据内部地址资讯与列闩锁控制信号产生一列备援启动信号、或根据内部地址资讯与行闩锁控制信号产生一行备援启动信号。

其中，当共享备援决定电路产生的列备援启动信号或行备援启动信号为第一电压位准时，存储器装置启动相应列闩锁地址的一正常字元线电路、或启动相应行闩锁地址的一正常位元开关电路；而当共享备援决定电路产生的列备援启动信号或行备援启动信号为第二电压位准时，该存储器装置启动相应列闩锁地址的一备援字元线电路、或启动相应行闩锁地址的一备援位元开关电路。