[发明专利]栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序

说明书

相关申请的交叉参考

本申请包含与2009年8月10日向日本专利局提交的日本优先权专利申请JP 2009-185966所公开的内容相关的主题，在此将该日本优先权专利申请的全部内容以引用的方式并入本文中。

技术领域

本发明涉及用于评估MOS型半导体元件中的栅极绝缘膜的介质击穿寿命的栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序。

背景技术

迄今为止，为了评估MOS型半导体元件中的栅极绝缘膜的介质击穿寿命，已经进行了栅极绝缘膜介质击穿寿命的判定试验。

下面说明在包含MOS型半导体元件的集成电路中栅极绝缘膜的介质击穿寿命的判定试验方法。

对于如何选择介质击穿寿命试验用的试验元件(TEG：试验元件组)，没有明确的规则。

一般地，在现有技术中使用了具有较大面积的MOS结构元件(电容器或晶体管)，然而，随着栅极绝缘膜变薄，已经实现了面积的减小。必须减小面积的原因是：随着栅极绝缘膜变薄，每单位时间的栅极漏电流会随之增大。

在Nicollian等人的文章即International electron devices meeting 2000(technical digest)(国际电子元件会议2000(技术文摘))的第545-549页(非专利文件1)中，作为表示试验元件面积的示例，对1.7～4.3nm的栅极绝缘膜进行处理，并且使用10μm²～40000μm²范围内的试验元件。利用这些试验元件来进行经时介质击穿(Time Dependent Dielectric Breakdown，TDDB)试验。

TDDB试验中的温度，即TDDB试验期间MOS型半导体元件的温度被设定成想要评估寿命时的温度。通常，试验温度越高，则介质击穿寿命越短，因而该温度被设定成能够保障集成电路的工作的上限温度，典型地，在很多情况下都将该温度设定成在80℃～150℃左右。

在能够对被试验的栅极绝缘膜的介质击穿进行实际测量的时间范围内，通常为TDDB试验设置多个点(三个点以上)的电压。设置多个点的电压的原因是为了获得寿命的电压依赖关系。利用所获得的电压依赖关系，通过外推法来计算出在实际使用的电压下的寿命。

能够进行实际测量的具体时间范围通常为一秒～最长几十个小时。

在介质击穿试验中，向MOS型半导体元件的栅极施加给定电压，并且在用于评估绝缘性能的预定时间间隔内测定栅极电流。

随着近年来栅极绝缘膜变薄，在很多情况下都用比应力电压低的电压来进行栅极电流的测定。具体地，例如当施加4V的应力电压时，则在1V或1.5V下进行栅极电流的测定。这是因为在低电压下对栅极电流流动的监测比在应力电压下的监测更灵敏。这是广为人知的(例如，参照Pompl等人的文章即IEEE International reliability physics symposium 2000proceedings中的第40-47页(非专利文件2))。

根据上面的试验方法，例如能够得到图11所示的数据。然而，在诸如近年来的先进CMOS-LSI中所使用的极薄栅极绝缘膜的情况下，是逐渐地发生绝缘性能的丧失，因而普遍已知的是，难以一目了然地确定介质击穿点。例如，在由图11中的多个箭头所示的各点中，难以唯一地确定把哪个点判定为介质击穿发生点。

这种不明了的绝缘性能丧失的最初迹象被称作软击穿(soft breakdown，SBD)。在对介质击穿寿命进行定量时，关于直到达到软击穿为止时的时间周期(即软击穿的寿命)的分布参数(击穿率达到63.2％时的63.2％寿命和威布尔斜率)是十分重要的参数。

因此，在评估介质击穿寿命时，如何检测不明了的软击穿是十分重要的。

现有技术中检测软击穿的方法大致分成两种类型。下面说明各种方法。

现有技术中的一种方法是Kaczer等人在International electron device meeting 2004 Technical digest的第713-716页(非专利文件3)中公开的方法。这种方法中，关注了在时间序列中相邻的栅极电流值之间的差别，并且当该差别高于给定阈值时的瞬间就被检测作为软击穿。