[发明专利]应变半导体沟道形成方法和半导体器件

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体器件及其制造方法，更具体地，涉及一种应变半导体沟道形成方法以及利用所述方法制造出的半导体器件。

背景技术

在SiGe半导体器件中，大量采用了设置在SiGe弛豫层上的拉应变Si层结构。通常，SiGe弛豫层的组成以Si_1-xGe_x的形式表示，x∈[0，1]。

图1A示出了设置在SiGe弛豫层上的拉应变Si层结构的原子晶格示意图，图1B示出了设置在SiGe弛豫层上的拉应变Si层结构的能级结构。如图1B所示，由于拉应变Si层中较大的双轴拉应力，拉应变Si层中的导带低于SiGe弛豫层中的导带。根据这种结构，在拉应变Si层中将获得非常高的电子面内迁移率。

Currie等在Applied Physics Letters(第72卷，第14期，第1718-20页，1998年)中描述了驰豫层的制备方法及其性能(如图2A～2D所示)。图2A示出了SiGe弛豫层的纵向Ge原子百分比分布。如图2A所示，Ge原子百分比(Ge％)从下至上逐渐从0％增加至100％，即组成Si_1-xGe_x中的x从0逐渐变化为1。通过在Si衬底上生长超厚(几微米)的SiGe层来获得SiGe弛豫层或Ge层。此外，通过缺陷产生(图2B)来释放SiGe弛豫层中的压应变，从而获得SiGe弛豫层或Ge层。

图3A、3B和3C分别示出了三种传统的应变Si沟道形成方法，图3A示出了应变Si/体SiGe MOSFET(金属氧化物半导体场效应晶体管)结构，图3B示出了SGOI(SiGe-On-Insulator)MOSFET结构，图3C示出了SSDOI(Strained Si Directly On Insulator)MOSFET结构。

但是，在传统的Si沟道形成方法中，在器件制造工艺(例如，浅沟槽隔离(STI)、栅极形成等)之前，必须先在SiGe层(或埋层氧化物)上形成应变Si覆层。这也导致了传统的Si沟道形成方法存在以下问题：(1)在器件制造工艺期间，应变Si覆层可能受到损耗，例如，STI工艺中的垫氧化处理、栅极形成工艺前的牺牲氧化处理、多种湿法化学清洗处理等，都可能导致应变Si覆层发生损耗；(2)应变Si覆层在高温步骤中可能发生弛豫(应力被释放)，例如，用于激活源极/漏极掺杂剂的退火处理可能会导致应变Si覆层中的应力被释放。

发明内容

考虑到传统工艺的上述缺陷，本发明提出了一种应变半导体沟道形成方法，其中在去除替代栅之后，形成应变半导体沟道(材料可以选用Si、Ge或SiGe)，从而避免了应变半导体沟道暴露于高温的源极/漏极退火处理，而且由于减少了应变半导体沟道所要经历的处理步骤，避免了半导体层损耗。此外，本发明还提出了一种利用所述方法制造出的半导体器件。

根据本发明的第一方案，提出了一种应变半导体沟道形成方法，包括以下步骤：在半导体衬底上形成SiGe弛豫层；在所述SiGe弛豫层上形成电介质层，在所述电介质层上形成替代栅，所述电介质层和所述替代栅构成了替代栅叠层结构；沉积层间介电层，对所述层间介电层进行平坦化处理，以暴露出所述替代栅；刻蚀去除所述替代栅和所述电介质层，以形成开口；在所述开口中执行选择性半导体外延生长，形成半导体外延层；沉积高K介电层和金属层；以及对所沉积的金属层和高K介电层执行平坦化处理，去除覆盖在所述层间介电层上的高K介电层和金属层，形成金属栅。

优选地，所述半导体外延层是Si外延层、Ge外延层、或者SiGe外延层。

优选地，在去除所述电介质层之后，外延生长所述半导体外延层之前，所述应变半导体沟道形成方法还包括以下步骤：在所述开口中，对所述SiGe弛豫层进行刻蚀，以刻蚀出用于半导体外延生长的空间。

优选地，所述半导体外延层的厚度在5～10nm的范围内。

优选地，所述SiGe弛豫层中Ge原子百分比从邻近所述半导体衬底的20％逐渐变化为远离所述半导体衬底的100％。

优选地，在形成所述SiGe弛豫层的步骤中，形成刻蚀停止层。更优选地，所述刻蚀停止层具有与所述SiGe弛豫层不同的Ge原子百分比。