[发明专利]一种时钟与数据恢复系统、相位调整方法及鉴相器

说明书

技术领域

本发明涉及时钟与数据恢复系统，尤其涉及一种相位调整方法和鉴相器。

背景技术

时钟与数据恢复系统广泛地应用于磁盘存储、无线通讯、光网络通讯等领域。图1是一个典型的时钟与数据恢复系统的结构框图，其中包括鉴相器102、鉴频器104、电荷泵(可选)&滤波器103、压控振荡器(VCO)105、分频器106和数据恢复retimer101。

鉴频器104比较参考时钟与从分频器106下来的时钟信号，产生的误差信号经过电荷泵(可选)&滤波器103产生一个控制电压，使VCO105的频率振荡在预设的工作频率范围附近，然后鉴相器102比较输入数据与VCO反馈时钟的相位关系，当输入数据与反馈时钟相位锁定时，数据恢复retimer101对数据进行恢复，以便消除数据传输过程中产生的抖动和失真。理想情况下，时钟的有效沿应该采在数据的中间以达到最优的抗噪能力，但在实际的电路实现中，由于电荷泵上下电流源不匹配、环路各个模块器件失配、工艺偏差等非理想情况，导致环路锁定时，时钟的有效沿往往并不是采在数据的中间，环路锁定时时钟与数据存在一个固定的相差从而使误码率增大。该相差的引起可以等效为在电荷泵(可选)&滤波器103里面存在一个偏差电流源I_offset，如图1所示。随着鉴相器102的误差信号和参考信号的变化，该偏差电流源等效地对滤波器进行充电(或者放电)，导致VCO的控制电压上升(或者下降)从而使VCO产生的时钟偏离最佳采样点。

为了实现最佳采样，往往要对环路加入相位调节功能，对锁定时的时钟或者数据进行调相，达到最小误码率。由于时钟的频率很高，因而通常在数据通路进行调相，其中一种常见的实现方法是在鉴相器里面实现相位调整，如图2所示。图2是一个典型的带相位调整功能的Hogge结构的鉴相器的框图。数据经过D触发器201下降沿触发后输出为Q1，同时数据经过延迟单元D1 203和相位调整单元204后得到延迟后的数据DATA_D，这两路信号送入异或门XOR205作用后产生代表时钟与数据相位关系的误差信号ERROR，另外，Q1信号经过锁存器202延迟半个时钟周期，得到信号Q2，Q1和Q2信号送入异或门XOR206作用后产生与数据翻转相关的参考信号REFERENCE，误差信号与参考信号送入电荷泵(可选)&滤波器103得到VCO的控制电压，从而控制VCO输出的时钟相位。相位调整单元204可以直接对数据的翻转有效沿进行延迟，从而调整ERROR信号的脉宽，达到对VCO输出时钟相位的调整。

另外一种相位调整的方法，由美国专利US 10159788提出。由于锁定时的固定相差可以等效为在图3中的滤波器108中存在一个偏差电流源I_offset，该专利的思路是在滤波器处插入由PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]控制的开关电流源阵列，以此抵消等效的偏差电流源I_offset。图3为该专利的模块框图，其中忽略了鉴频部分的线路。该专利在VCO控制电压，即滤波器108处加入了电流源阵列300和电流沉阵列350，通过PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]的选择使得等效的偏差电流源I_offset被电流源阵列300和/或电流沉阵列350所产生的电流所抵消，从而达到最佳采样。该专利的一个缺点是，由PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]控制的开关阵列直接与VCO控制线相连，由开关所产生的和/或从外部引入的噪声很容易通过寄生电容或者衬底耦合到VCO关键模块里面，从而使VCO的输出时钟相位发生抖动。该专利的另外一个缺点是，相位调节是不连续的，而且取决于所使用的开关阵列的多少，这一方面使得真正意义上的最佳采样不容易达到，另一方面调相的精度要求越高就需要占用越多的管脚资源。

发明内容

本发明要解决的技术问题是提供一种相位调整方法和鉴相器，不会对VCO引入噪声耦合。

为了解决上述问题，本发明提供了一种鉴相器，所述鉴相器包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其中：

所述第一异或门为电流模逻辑异或门，所述第一异或门包括第一偏置电流源电路，所述第一偏置电流源电路输出可调的第一偏置电流，用于控制所述第一异或门输出的所述误差信号的幅度；