[发明专利]静电放电防护模块

说明书

技术领域

本发明涉及一种静电放电防护模块，特别是涉及一种防护来自一芯片外部或内部的静电放电效应干扰该芯片的静电放电防护模块。

背景技术

一般而言，静电放电(Electrostatic Discharge，ESD)效应是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等，形成一种永久性或非永久性(暂时性)的毁坏，因而影响一芯片或一电子产品的电路功能，而使得电子产品工作不正常。

现阶段对于静电放电防护相关技术皆是针对一电子装置中或是一芯片中发生静电放电效应所影响对应的暂存器或是闩锁器(latch)进行保护，如中国台湾专利号I296439、I300291、I302374等，此种技术需要针对该电子装置或是该芯片中多个暂存器或是闩锁器分别加入对应的保护电路，此举将增加该电子装置或是该芯片的设计及生产成本，而且一旦发生静电放电效应时，其仅能对于有加入保护电路设计的相关暂存器或是闩锁器进行保护，对于其他该电子装置或是该芯片中未受到保护电路保护的其余电路元件可能会产生无法预期的影响，进而导致该电子装置或该芯片产生错误动作或是执行错误的指令，这些都是现今技术仍无法解决的问题。

由此可见，上述现有的静电放电防护在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新型结构的静电放电防护模块，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的静电放电防护存在的缺陷，而提供一种新型结构的静电放电防护模块，所要解决的技术问题是使其适用于分别与一电子装置的芯片模式选择单元及一芯片电连接，以接收该芯片模式选择单元输出的一芯片模式选择信号。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静电放电防护模块，适用于分别与一电子装置的芯片模式选择单元及一芯片电连接，以接收该芯片模式选择单元输出的一芯片模式选择信号，其包含：一静电放电感测单元，与该电子装置电连接用以感测该电子装置中是否存在静电放电效应，并据此输出一静电放电感测信号，及一逻辑运算单元，其中：该逻辑运算单元分别与该芯片模式选择单元及该静电放电感测单元电连接，以接收该芯片模式选择信号与该静电放电感测信号，将所述信号进行一或运算或一及运算，并输出一静电放电感测信号至该芯片以切换该芯片的操作模式。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的静电放电防护模块，其中所述的芯片控制信号将该芯片切换至一闲置模式。

前述的静电放电防护模块，其中所述的静电放电感测单元包括一与该电子装置电连接且用以侦测该电子装置中一电源重置信号的电源信号感测器。

前述的静电放电防护模块，其中所述的静电放电感测单元包括一与该电子装置电连接的电源信号感测器、一与该电子装置电连接的静电放电侦测器，及一与该电源信号感测器及该静电放电侦测器电连接的或栅，且该或栅根据该电源信号感测器及该静电放电侦测器的输出值进行一或运算，以得出该静电放电感测信号。

前述的静电放电防护模块，其中所述的逻辑运算单元包括一或栅。

前述的静电放电防护模块，其中所述的逻辑运算单元包括一及栅。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种静电放电防护模块，适用于与一芯片的控制模块电连接，以接收该控制模块输出的一芯片重置信号，其包含：一静电放电感测单元，与该芯片电连接用以感测该芯片中是否存在静电放电效应，并据此输出一静电放电感测信号；及一逻辑运算单元，其中：该逻辑运算单元分别与该控制模块及该静电放电感测单元电连接，以接收该芯片重置信号与该静电放电感测信号，将所述信号进行一或运算或一及运算，并输出一静电放电感测信号至该芯片以切换该芯片的操作模式。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的静电放电防护模块，其中所述的芯片控制信号将该芯片切换至一睡眠模式。

前述的静电放电防护模块，其中所述的静电放电感测单元包括一与该芯片电连接且用以侦测该芯片中一电源重置信号的电源信号感测器。