[发明专利]超薄体晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种超薄体晶体管及其制作方法。

背景技术

随着半导体制作技术的不断进步，集成在同一芯片上的元器件数量已从最初的几十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了满足复杂度和电路密度的要求，最小的特征尺寸，也就是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。如今，MOS晶体管的最小线宽已经小于45纳米。

在半导体器件最小线宽不断缩小的情况下，为了改善MOS晶体管的短沟道特性，各种新型的MOS器件结构被研发出来。申请号为US7569443的美国专利申请即公开了一种具有凸起源漏区的MOS晶体管。参考图1，示出了所述具有凸起源漏区的MOS晶体管。所述凸起源漏区105分别位于栅极103两侧的半导体衬底101上。在制作所述MOS晶体管时，需要在形成牺牲栅极之后刻蚀所述牺牲栅极两侧的阱区，以形成源漏区沟槽；之后，再在所述源漏区沟槽中填充锗硅材料直至形成凸起的源漏区。所述凸起的源漏区在MOS晶体管的沟道区引入了一定的应力，进而使得沟道区载流子迁移率提高，MOS晶体管的电流驱动能力得以明显提升。同时，为了改善所述MOS晶体管沟道区的应力特性，该专利还采用了栅极替换工艺，所述栅极替换工艺是指在凸起源漏区制作完成后，将牺牲栅极移除并重新填充导带材料以形成栅极的工艺方法。所述重新形成的栅极进一步改善了沟道区的应力特性，提高了沟道区载流子的迁移率。

然而，所述MOS晶体管的体区较厚，较厚的体区不利于抑制器件的短沟道效应，限制了器件尺寸的进一步缩小和性能的进一步提升。

发明内容

本发明解决的问题是提供一种超薄体晶体管及其制作方法，所述超薄体晶体管具有较薄的体区，可以减少漏极反向偏置时产生的横向耗尽区长度，从而有效抑制了器件的短沟道效应。

为解决上述问题，本发明提供了一种超薄体晶体管，包括：半导体衬底、所述半导体衬底上的栅极结构以及栅极结构两侧半导体衬底中的源区与漏区，其特征在于，所述栅极结构包括栅介电层、嵌于栅介电层中的栅极以及栅极两侧的侧壁；所述超薄体晶体管还包括：依次位于所述栅极结构下方阱区中的体区与埋层绝缘区，其中，所述体区与埋层绝缘区的两端分别连接源区与漏区，所述体区下方的埋层绝缘区将体区与阱区的其余区域相隔离。

相应的，本发明还提供了一种超薄体晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底包含有埋层牺牲层与埋层牺牲层上的体区外延层；

在所述半导体衬底中形成沟槽隔离区，在所述沟槽隔离区内的半导体衬底中形成阱区，所述沟槽隔离区与阱区的深度至少超过埋层牺牲层的深度；

在所述阱区上依次形成牺牲栅介电层、牺牲栅极与牺牲栅极保护帽层；

在所述牺牲栅极两侧的阱区中形成浅掺杂区，在所述牺牲栅极两侧形成侧壁；

在牺牲栅极侧壁外的半导体衬底中形成源漏区开口，所述源漏区开口的深度至少超过埋层牺牲层的深度；

在所述源漏区开口中填满重掺杂的源漏材料，形成深掺杂区；

在所述半导体衬底上形成层间介电层，所述层间介电层覆盖深掺杂区与牺牲栅极；

平坦化所述层间介电层，直至露出所述牺牲栅极的保护帽层表面；

移除所述牺牲栅极保护帽层、牺牲栅极、牺牲栅介电层，形成栅极开口；

各向异性刻蚀位于原牺牲栅极位置下方的沟槽隔离区，直至露出埋层牺牲层；

移除所述埋层牺牲层，在原埋层牺牲层位置形成埋层空洞；

在所述埋层空洞中填满埋层介电材料以形成埋层绝缘区。

与现有技术相比，本发明具有以下优点：

1.所述超薄体晶体管的体区厚度大大降低，这有效降低了漏极反偏时横向耗尽区对沟道有效长度的影响；

2.埋层绝缘区的形成自对准于栅极，降低了侧壁下方的寄生电阻；

3.晶体管体区与衬底的阱区由埋层绝缘区隔离，避免了衬偏调制效应对器件性能的影响。

附图说明

图1示出了一种具有凸起源漏区的MOS晶体管；

图2至图4示出了本发明超薄体晶体管的一个实施例；

图5示出了本发明超薄体晶体管制作方法一个实施例的流程示意图；

图6至图21示出了本发明超薄体晶体管制作方法一个实施例的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。