[发明专利]一种电话会议芯片及其电话会议控制方法

说明书

技术领域

本发明涉及通信技术领域，特别涉及电话会议芯片技术。

背景技术

电话会议，是指依托程控交换机和程控交换网络，实现不同地点的多部电话进行多方通话。在电话会议中，通常每一部电话占用一个语音通道，使用该电话加入到电话会议的用户为会议的一个参与方，简称与会用户。多个与会用户的电话会议控制功能是通过程控交换机的会议芯片实现的，目前采用的会议芯片有两种。一种是以Mitel公司的MT8924和ST公司的M34116为代表的专用会议芯片，但通常专用会议芯片的价格昂贵，并且其支持的与会路数已被固化在芯片程序中，对于企业而言其应用成本难以接受，或者其灵活性的难以满足开发、应用的需求。另一种是仿专用会议芯片功能而开发的ASIC（Application Specific Integrated Circuit，专用集成电路）会议芯片，这类会议芯片突破了与会路数的固化制约，更够根据需要设计出支持任意多与会路数的会议芯片；但这些ASIC会议芯片都是由传统的专用会议芯片思路之上开发而来，即预先统计与会路数，然后直接对各路与会用户的语音数据进行一次性叠加，由于不同路数的语音数据叠加方式有所不同，因此针对不同路数的会议芯片必须一个一次的开发，相互之间难以通用或移植，从而增加了开发的时间和人力成本。

发明内容

针对现有技术的上述不足，本发明的目的在于提供一种通用性、移植性更强的电话会议芯片及其控制方法，解决电话会议芯片开发成本较高的问题。

为解决上述技术问题，实现发明目的，本发明采用的技术方案如下：

一种电话会议芯片，包括通道计数器、时序控制单元、数据提取单元、输入缓存单元、叠加单元、输出缓存单元和数据发送单元；其中，通道计数器连接时序控制单元；数据提取单元、输入缓存单元、叠加单元、输出缓存单元和数据发送单元依次连接，且输出缓存单元反馈连接至叠加单元；时序控制单元还分别连接输入缓存单元、叠加单元和输出缓存单元；所述通道计数器用于记录与会路数；所述时序控制单元根据通道计数器记录的路数，在数据帧周期内划分若干个时隙，并以时分复用的方式控制每个数据帧周期的语音数据叠加过程；所述数据提取单元作为数据输入口，分别从各路与会方输入的数据帧的固定位置提取语音数据，并传送至输入缓存单元进行缓存；所述输入缓存单元根据时序控制单元的控制，每一时隙将一路语音数据传送至叠加单元；所述叠加单元根据时序控制单元的控制，每一时隙完成两路语音数据的叠加，并将叠加数据传送至输出缓存单元进行缓存；所述输出缓存单元根据时序控制单元的控制，每一时隙将其缓存的叠加数据反馈至叠加单元，并在每个数据帧周期的各路语音数据叠加完后将总叠加数据传送至数据发送单元；所述数据发送单元作为数据输出口，将每个数据帧周期的总叠加数据输出。

一种电话会议控制方法，采用上述电话会议芯片进行电话会议控制，具体包括如下步骤：

步骤a）设置通道计数器中的与会路数，并根据输入的与会路数进行初始化，由时序控制单元在数据帧周期内划分对应于与会路数数量的若干个时隙；

步骤b）数据提取单元分别从各路与会方输入的数据帧的固定位置提取语音数据，并传送至输入缓存单元进行缓存；

步骤c）在时序控制单元的控制下，每个数据帧周期的每一时隙完成如下叠加操作； 

c1）输入缓存单元将一路语音数据传送至叠加单元；

c2）时序控制单元判断当前时隙是否为数据帧周期内的第一时隙，若是，则当执行操作c3）；若不是，则继续执行操作c4）；

c3）输入缓存单元再将一路语音数据传送至叠加单元；

c4）输出缓存单元将其缓存的叠加数据反馈至叠加单元；

c5）叠加单元完成两路语音数据的叠加，并将叠加数据传送至输出缓存单元进行缓存；

c6）时序控制单元判断当前时隙是否为数据帧周期内的最后一个时隙，若不是，则当前时隙的操作已完成；若是，则继续执行操作c7）；

c7）输出缓存单元将总叠加数据传送至数据发送单元；

步骤d）数据发送单元随即将收到的总叠加数据输出。

其中，步骤c）的操作c5）中所述两路语音数据的叠加，具体流程如下：

1）对待叠加的两路语音数据分别进行A律转换或U律转，得到换成两路线性编码；

2）对两路线性编码进行线性叠加；

3）将步骤2）叠加得到的线性叠加码进行A律或U律压缩编码后送出。

相比于现有技术，本发明具有下述优点：