[发明专利]时钟占空比校正电路

权利要求书

1.一种时钟占空比校正电路，包括：

第一电流供应单元，所述第一电流供应单元被配置为响应于时钟信号而将电流供应至电流路径；

第一电流吸收单元，所述第一电流吸收单元被配置为响应于所述时钟信号而吸收所述电流路径的电流；

第二电流供应单元，所述第二电流供应单元被配置为响应于延迟时钟信号而将电流供应至所述电流路径，所述延迟时钟信号是通过将所述时钟信号延迟预定时间而获得的；

第二电流吸收单元，所述第二电流吸收单元被配置为响应于所述延迟时钟信号而吸收所述电流路径的电流；

电流调整单元，所述电流调整单元被配置为根据控制电压的电压电平来调整流过所述电流路径的电流量；以及

时钟输出单元，所述时钟输出单元被配置为输出具有与流过所述电流调整单元的电流量相对应的电压电平的输出时钟信号。

2.如权利要求1所述的时钟占空比校正电路，还包括：延迟单元，所述延迟单元被配置为将所述时钟信号延迟预定的延迟值以输出所述延迟时钟信号。

3.如权利要求1所述的时钟占空比校正电路，还包括：控制电压发生单元，所述控制电压发生单元被配置为产生具有与占空比控制码的编码值相对应的电压电平的控制电压。

4.如权利要求3所述的时钟占空比校正电路，还包括：占空比控制码输出单元，所述占空比控制码输出单元被配置为输出所述占空比控制码。

5.如权利要求3所述的时钟占空比校正电路，其中，所述占空比控制码是从模式寄存器组传送的。

6.如权利要求4所述的时钟占空比校正电路，其中，所述占空比控制码输出单元包括锁存部，所述锁存部被配置为储存所述占空比控制码。

7.如权利要求3所述的时钟占空比校正电路，其中，所述控制电压发生单元包括：

第一压降元件组，所述第一压降元件组耦合于电源电压端子与控制电压输出端子之间；

第二压降元件组，所述第二压降元件组耦合于接地电压端子与所述控制电压输出端子之间；以及

分配调整部，所述分配调整部被配置为根据所述占空比控制码的编码值来调整所述第一压降元件组与所述第二压降元件组之间的电压分配比例。

8.如权利要求7所述的时钟占空比校正电路，其中，所述分配调整部包括由所述占空比控制码控制的多个开关元件。

9.如权利要求7所述的时钟占空比校正电路，其中，所述控制电压的电压电平由所述电压分配比例确定。

10.如权利要求1所述的时钟占空比校正电路，其中，所述第一电流供应单元包括第一供应晶体管，所述第一供应晶体管耦合于电源电压端子与第一节点之间并由所述时钟信号控制。

11.如权利要求10所述的时钟占空比校正电路，其中，所述第二电流供应单元包括第二供应晶体管，所述第二供应晶体管耦合于所述电源电压端子与所述第一节点之间并由所述延迟时钟信号控制。

12.如权利要求11所述的时钟占空比校正电路，其中，所述第一电流吸收单元包括第一吸收晶体管，所述第一吸收晶体管耦合于接地电压端子与第二节点之间并由所述时钟信号控制。

13.如权利要求12所述的时钟占空比校正电路，其中，所述第二电流吸收单元包括第二吸收晶体管，所述第二吸收晶体管耦合于所述接地电压端子与所述第二节点之间并由所述延迟时钟信号控制。

14.如权利要求13所述的时钟占空比校正电路，其中，所述电流调整单元包括耦合于所述第一节点与所述第二节点之间并由所述控制电压控制的晶体管。

15.如权利要求14所述的时钟占空比校正电路，其中，所述时钟输出单元包括缓冲部，所述缓冲部被配置为缓冲从所述第一节点输出的信号，以输出所述输出时钟信号。

16.如权利要求3所述的时钟占空比校正电路，其中，所述第一电流供应单元包括第一供应晶体管，所述第一供应晶体管耦合于电源电压端子与第一节点之间并由所述时钟信号控制。

17.如权利要求16所述的时钟占空比校正电路，其中，所述第二电流供应单元包括第二供应晶体管，所述第二供应晶体管耦合于所述电源电压端子与所述第一节点之间并由所述延迟时钟信号控制。