[发明专利]动态随机存取存储器单元及其数据更新方法

说明书

技术领域

本发明涉及一种动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的半导体存储元件技术，且特别是有关于一种于指定字线地址区间的存储单元进行更新(refresh)操作的半导体存储元件技术，借以减少电能消耗。

背景技术

动态随机存取存储器(DRAM)是利用电容内存储电荷的多寡来代表一个二进位位元的“1”或“0”，因此DRAM的每个存储单元仅需一个电容及一个开关(或是晶体管)即可。

实际操作时，DRAM中的电容会有漏电现象，而导致电容的电位差不足，使得DRAM所存储的数据消失，因此DRAM必须进入更新(refresh)模式以对全部的存储单元周期性地进行更新(也可称为数据充电/数据刷新)操作，确保DRAM中存储信息的正确性。如图1与图2所示，图1是公知动态随机存取存储器单元10的方框图，图2是公知动态随机存取存储器单元10的数据更新方法的信号波形图。请参照图1，动态随机存取存储器单元10包括存储器阵列110、更新时钟脉冲单元120及字线地址计数器130。存储器阵列110包括多条字线(word line)与多条位线(bit line)，这些字线与位线相互垂直交叉，每个交叉点皆具备一个存储单元，借以存储一个二进位(亦即″0″或″1″)的位元信息。

更新时钟脉冲单元120接收一进入(entry)更新信号S_ref，借以得知DRAM单元10是否位于更新模式中。于更新模式时，更新时钟脉冲单元120产生更新时钟脉冲信号S_clk(请参照图2)，字线地址计数器130通过更新时钟脉冲信号S_clk来循环计算字线地址WL。于本实施例中，更新时钟脉冲信号S_clk的每个脉冲间距为8μs，借以避免更新周期过长而让存储器阵列110中的存储数据错误。此外，存储器阵列的字线地址WL则由三位数的16进位数字组成，存储器阵列110的字线地址WL区间则由000_H至FFF_H，因此字线地址计数器130由000_H依序计数至FFF_H后便重新由000_H开始计数。存储器阵列110于更新模式中持续接收更新时钟脉冲信号S_clk及字线地址WL，以周期性地将存储器阵列110内的所有的存储单元进行更新。但是在应用DRAM时，并非所有的存储单元皆具有存储信息，因此在对未具有存储信息的存储单元进行充电/更新时，将会造成多余的电荷消耗。

借此，便衍生出多种DRAM的更新技术以降低DRAM在更新模式时的耗电量。于美国专利第6,590,822号中揭示一种可自我更新(self-refresh)的存储装置，此存储装置利用电脑系统产生的更新指令信号来遮蔽(mask)字线地址数据中的一个或多个位元，预先提供部分(例如1/2、1/4、1/8或1/16等)的RAM存储器区块来存储数据与进行更新操作，其他的存储器区块则关闭(disable)且不需使用，借以减少耗电。然而，上述存储装置仅能对存储器容量的固定倍率(如：1/2、1/4、1/8等)来存储数据，过大的存储器容量会在刷新数据时耗费多余电能于未存储数据的存储器区块中，但是过小的存储器容量则不符电脑系统使用。上述的存储装置无法让电脑系统详细地指定出其所需使用的存储器容量，因而降低电脑系统对于DRAM的应用自由度。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种动态随机存取存储器单元，其在更新模式时对指定的字线地址区间对应的存储单元进行更新，而停止更新位于指定字线地址区间外的存储单元，借以于更新模式中减少电能的消耗。

于另一角度而言，本发明提供一种动态随机存取存储器单元的数据更新方法，其在更新模式时将指定字线地址区间的存储单元进行更新，并停止更新位于指定字线地址区间外的存储单元，借以减少电能消耗。

本发明提出一种动态随机存取存储器单元，包括存储器阵列、更新地址模块及更新控制模块。存储器阵列包括多个存储单元，而更新地址模块于更新模式时将循环产生一更新字线地址。更新控制模块耦接至存储器阵列与更新地址模块，并且更新控制模块首先取得起始字线地址与对应的结束字线地址，其中，这些起始字线地址与对应的结束字线地址可形成存储器字线地址区间。更新控制模块判断上述更新字线地址是否位于存储器字线地址区间内，若更新字线地址位于存储器字线地址区间内，便对更新字线地址所对应的存储单元进行数据充电操作，否则便停止数据充电操作。